Chapter 16
高速インタフェースの実際 — 規格ごとに何を守るのか
この章のゴール.
「USB を引く」「DDR を引く」と言われたときに、 その規格が要求している制約が何で、なぜそれなのかを説明できるようになること。 そして、規格書とデザインガイドをどう読むかを身につけること。
この章で使う既出の用語（定義は各リンク先）. 部品配置（01 章 3 節）、GND（05 章 3 節）、要求（05 章 5 節）、フットプリント（06 章 1 節）、スタブ（09 章 5 節）、リンギング（10 章 1 節）、スキュー（11 章 4 節）、差動信号（11 章 1 節）、アンチパッド（12 章 1 節）、クロストーク（15 章 1 節）
1. まず「速い」を定義する
10 章で見たとおり、配線を伝送線路として扱うかどうかは クロック周波数ではなく立ち上がり時間で決まる。
信号の実効的な帯域（ニー周波数）は
| \(t_r\) | \(f_{\text{knee}}\) | 制御が要る配線長（\(t_d > t_r/6\)、外層 6 ps/mm） |
|---|---|---|
| 5 ns | 70 MHz | 140 mm |
| 1 ns | 350 MHz | 28 mm |
| 500 ps | 700 MHz | 14 mm |
| 200 ps | 1.75 GHz | 5.5 mm |
| 100 ps | 3.5 GHz | 2.8 mm |
| 35 ps | 10 GHz | 1 mm |
10 MHz のクロックでも、立ち上がりが 500 ps なら 700 MHz の設計である.
現代のロジック IC は、動作周波数が低くても出力の立ち上がりが速い。 「遅い信号だから適当でよい」は、データシートの \(t_r\) を見てから言うこと。 出力ドライバの強度（スルーレート）を設定で下げられる IC も多く、 使わない速さは落としておくのが EMC の基本である（19 章）。
2. 規格ごとの要求 — 一覧
代表的なインタフェースの、アートワークに直接効く要求を並べる。 具体的な数値は規格の版と IC で変わる。必ず規格書と IC のデザインガイドで確認すること。
| 規格 | 速度 | 差動 \(Z\) | ペア内スキュー | ペア間 | 主な注意点 |
|---|---|---|---|---|---|
| USB 2.0 HS | 480 Mbps | 90 Ω | 緩い（数 mm） | — | 短く、ビア最少、ESD 保護は近く |
| USB 3.x | 5〜10 Gbps | 90 Ω | 厳しい（0.1 mm 級） | 長さ整合は不要 | AC カップリング必須、スタブ注意 |
| イーサネット（100/1000BASE-T） | 125 MHz/ペア | 100 Ω | 中 | ペア間も整合 | トランス以降はシャーシ（筐体の金属部）側。分離が重要 |
| PCIe | 2.5〜32 GT/s | 85 Ω | 非常に厳しい | 不要（各レーン独立） | AC カップリング、リファレンスクロックのジッタ |
| HDMI / DisplayPort | 〜数 Gbps | 100 Ω | 厳しい | ペア間も整合 | ESD 保護、コネクタの不連続 |
| MIPI D-PHY（CSI＝カメラ用、DSI＝ディスプレイ用の物理層） | 〜2.5 Gbps/レーン | 100 Ω | 厳しい | クロックとデータの整合 | 低振幅なのでノイズに弱い |
| DDR3/4（並列バス） | 〜3200 MT/s（MT/s＝1 秒あたりの転送回数、百万回単位） | 40〜50 Ω 単線 | — | バイト単位で等長 | 終端、フライバイ、ADDR/CMD のトポロジ |
| SPI / I²C（低速） | 〜50 MHz | — | — | — | 立ち上がりが速ければ配慮が要る |
3. 差動シリアル系（USB / PCIe / HDMI / MIPI）の作法
これらは点対点の差動シリアルで、共通の作法が効く。
| 作法 | 理由 |
|---|---|
| コネクタや IC からまっすぐ出す | 出口の直後の不連続が最も響く |
| ペアで対称に、間隔を一定に保つ | 途中で変わると反射する（11 章） |
| ビアは最少に。使うなら 2 本対称に | ビアは最大の不連続。スタブにも注意（12 章） |
| リターンビアを添える | 層を移るとき必須（08 章・12 章） |
| 基準面を絶対にまたがない | 論外の失敗 |
| AC カップリングコンデンサは対称に、同じ位置に | ずれるとスキューになる |
| 他の信号から離す（5W 以上） | 片側だけの結合は差動信号になる（11 章） |
| ESD 保護素子は容量が小さいものをコネクタの近くに | 容量が大きいと信号が鈍る |
「短くまっすぐ」が最強の対策である.
高速シリアルで最も効くのは、計算でも部品でもなく、距離を短くすること。 それは配線ではなく配置の仕事である（07 章）。 コネクタと IC の位置関係を決めた時点で、勝負の大半はついている。
AC カップリング
高速シリアルの多くは、送受で直流の基準が違うため、 直列にコンデンサを入れて交流だけを通す。
- 位置は規格が指定する（送信側の近くが多い）
- 2 本とも同じ位置に、対称に
- パッドが不連続になるので、小さいサイズ（1005 以下）を使う
- パッドの下の基準面を抜く（アンチパッド）と改善する場合がある
4. 並列バス（DDR）の作法
DDR は多数の線を同時に、同じタイミングで動かす。 考え方がシリアルとまったく違う。
等長は「バイト単位」
DDR で揃えるのは、
| グループ | 揃える相手 |
|---|---|
| DQ（データ）と DQS（データストローブ） | 同じバイトレーン内で揃える。他のバイトとは揃えなくてよい |
| ADDR / CMD / CTRL | クロック（CK）に対して揃える |
| CK | 基準 |
バイトごとに独立してタイミング調整（トレーニング）されるため、 バイトをまたいだ等長には意味がない。 これを知らずに全 64 本を等長にすると、膨大なサーペンタインで基板が埋まる。
トポロジ
| 信号群 | トポロジ |
|---|---|
| DQ / DQS | 点対点（1 対 1） |
| ADDR / CMD | フライバイ（1 本の線が各チップを順に通り、終端で終わる） |
フライバイでは、各チップへの到着時刻がずれるが、 それを DDR3 以降は書き込みレベリングという機能で吸収する。 したがって分岐（スタブ）を作らず、素直に数珠つなぎにするのが正しい。
DDR は「規格書より IC メーカのデザインガイド」である.
JEDEC（半導体の標準化団体）の規格書はチップの仕様を定めるもので、 基板の引き方は SoC（System on Chip＝1 チップに機能一式を載せた IC）やメモリコントローラのメーカが出すガイドが正である。 層構成、線幅、間隔、等長の許容値、終端抵抗の値と位置まで、具体的に指定されている。 そこから外れる理由がないなら、そのとおりに引く。
5. アナログ的な高速 — クロックと発振回路
クロックは、基板上で最も強いノイズ源であることが多い。
| 対策 | 理由 |
|---|---|
| 最短で引く | 長さがそのまま放射面積 |
| 基準面の真上を通す。層をまたがない | リターンの乱れが放射になる |
| 他の信号から離す（5W 以上） | クロストークの加害者 |
| 直列終端抵抗を送信ピンの隣に | リンギングを抑え、放射も減る（10 章） |
| 必要以上に速いエッジを使わない | ドライバ強度を落とす、直列抵抗で鈍らせる |
| 水晶振動子は IC の直近、配線最短、周囲を GND で囲む | 発振部は微小信号で最も敏感 |
水晶振動子（クリスタル）の周りは特に注意が要る。
- 発振用のパッドと IC の間は数 mm 以内
- 負荷容量は水晶の仕様どおりに（浮遊容量も込みで計算）
- 配線の下の層をベタ GND にし、周囲を GND で囲む
- 配線の下に他の信号を通さない
6. 規格書とデザインガイドの読み方
| 資料 | 何が書いてあるか | 優先度 |
|---|---|---|
| IC メーカのハードウェア設計ガイド | 具体的な層構成・線幅・等長・部品配置 | 最優先 |
| IC メーカのリファレンスデザイン | 実際に動いた基板のデータ | 非常に有用 |
| 規格団体の仕様書 | 電気的な要求、コンプライアンス試験の条件 | 判断の根拠 |
| コネクタメーカの資料 | フットプリント、基板側の推奨形状 | 忘れがち |
「動いているリファレンスデザインを真似る」は正当な設計手法である.
ガーバーまで公開されていることも多い。 層構成、部品配置、配線の引き方、部品の型番——全部見る価値がある。
ただし、そのまま流用してよいのは、条件が同じ場合だけである。 層数が違う、板厚が違う、周辺の部品が違うなら、 なぜその引き方なのかを理解したうえで、自分の条件に翻訳する。
インタフェース別の制約を引く
インタフェースを選ぶと、必要なインピーダンス・スキュー許容・ 制御が必要な配線長・注意点の一覧が出る。 自分が扱う規格が、どのカテゴリの制約を持つのかを掴んでほしい。
7. この章のまとめ
| ポイント | 内容 |
|---|---|
| 「速い」の定義 | \(f_{\text{knee}} = 0.35/t_r\)。クロック周波数ではない |
| 差動シリアル | 短くまっすぐ、ペア対称、ビア最少、リターンビア、AC カップリングは対称 |
| DDR | 等長はバイト単位。ADDR/CMD はフライバイ。IC のデザインガイドが正 |
| クロック | 最短・基準面の上・終端抵抗・必要以上に速くしない |
| 水晶 | IC の直近、周囲を GND、下に他の信号を通さない |
| 資料の優先順位 | IC のデザインガイド ＞ リファレンスデザイン ＞ 規格書 |