Chapter 10
インピーダンス制御配線 — 目標値を寸法に翻訳する
この章のゴール.
「50 Ω にする」という要求を、 層構成と線幅という具体的な寸法に翻訳できるようになること。 そして、その値がどれだけばらつくか、何を守れば実物が合うかを理解すること。
この章で使う既出の用語（定義は各リンク先）. FR-4（02 章 3 節）、プリプレグ（02 章 1 節）、エッチング（03 章 1 節）、DRC（04 章 1 節）、IPC（04 章 3 節）、GND（05 章 3 節）、要求（05 章 5 節）、電源（05 章 3 節）
1. なぜ特性インピーダンスを揃えるのか
配線が「伝送線路」として振る舞う領域では、 インピーダンスが変わるところで信号が反射する。
反射係数は、進んできた線路のインピーダンス \(Z_0\) と、 その先のインピーダンス \(Z_L\) で決まる。
\(Z_L = Z_0\) なら \(\Gamma = 0\)——反射しない。これが「揃える」ことの目的である。
反射した波は戻ってきて、また反射して、を繰り返す。 その結果、受け側の波形にリンギング（振動）や段が現れ、 しきい値を何度も横切って誤動作したり、EMC 試験で放射が増えたりする。
いつインピーダンス制御が必要か.
判定は「配線の往復遅延と、信号の立ち上がり時間の比」で行う。 立ち上がり時間 \(t_r\) に対して、配線の片道遅延 \(t_d\) が
$$t_d > \frac{t_r}{6}\quad(\text{おおよそ})$$
を超えたら伝送線路として扱う。 FR-4 の外層マイクロストリップの遅延は約 6 ps/mm（内層で約 7 ps/mm）なので、
立ち上がり時間 制御が要る配線長の目安 5 ns（低速 I/O） 140 mm 以上 1 ns（一般的な CMOS ロジック） 28 mm 以上 200 ps（高速 IF） 5.5 mm 以上 50 ps（10 Gbps 級） 1.4 mm 以上 クロック周波数ではなく立ち上がり時間で決まる。 「10 MHz だから遅い」は誤りで、立ち上がりが 500 ps なら十分に速い信号である（16 章）。
2. 2 つの基本構造
| 構造 | 配置 | 特徴 |
|---|---|---|
| マイクロストリップ | 外層の配線 ＋ 片側だけに基準面 | 速い（片面が空気）、放射する、実装後に環境の影響を受ける |
| ストリップライン | 内層の配線 ＋ 上下両側に基準面 | 遅い（全部誘電体）、放射しない、外乱に強い |
伝わる速さが違う
信号の伝わる速さは、実効比誘電率 \(\varepsilon_{\text{eff}}\) で決まる。
| 構造 | \(\varepsilon_{\text{eff}}\)（FR-4） | 遅延 |
|---|---|---|
| マイクロストリップ | 約 3.0〜3.3（電界の一部が空気を通るため小さい） | 約 6 ps/mm |
| ストリップライン | 約 4.3（全部誘電体の中） | 約 7 ps/mm |
この差は等長配線で必ず問題になる.
同じ「50 mm」でも、外層を通るか内層を通るかで遅延が 50 ps 違う。 差動ペアやバス（DDR のアドレス／データ）で長さを揃えるときは、 物理長ではなく遅延（電気長）で揃える必要がある（11 章、16 章）。
3. 計算式
マイクロストリップ
代表的な近似式（IPC-2141 系）を挙げる。 \(h\) = 誘電体厚、\(w\) = 線幅、\(t\) = 銅厚。
適用範囲は \(0.1 < w/h < 3.0\)、\(1 < \varepsilon_r < 15\) 程度。
ストリップライン（対称）
\(b\) = 上下の基準面の間隔（配線は中央）。
式の形が語っていること.
どちらも \(\ln(\text{距離}/\text{線幅})\) の形をしている。つまり、
- 基準面を遠くする（\(h\) を大きく）→ \(Z_0\) が上がる
- 線を太くする（\(w\) を大きく）→ \(Z_0\) が下がる
- \(\varepsilon_r\) が大きい → \(Z_0\) が下がる
そして対数なので、効きは鈍い。 \(h/w\) を 2 倍にしても \(Z_0\) は \(\ln 2 \approx 0.69\) ぶんしか動かない（前の係数 \(87/\sqrt{\varepsilon_r+1.41} \approx 36\) を掛けて約 25 Ω）。 逆に言えば、多少のばらつきでは大きく外れない——これが実用になっている理由である。
なぜ 50 Ω なのかについては、 同軸ケーブルの歴史（損失最小が約 77 Ω、耐電力最大が約 30 Ω、その妥協点として 50 Ω） に由来する慣習で、基板の物理から出てくる数字ではない。 「相手（IC の出力インピーダンス、コネクタ、ケーブル）が 50 Ω 系だから合わせる」が実際の理由である。
4. 現実的な寸法の感覚
FR-4（\(\varepsilon_r = 4.3\)）、1 oz 銅で、50 Ω マイクロストリップを作るときの寸法。
| 誘電体厚 \(h\) | 必要な線幅 \(w\) | コメント |
|---|---|---|
| 0.1 mm | 約 0.18 mm | 4 層の L1–L2 標準。現実的 |
| 0.2 mm | 約 0.36 mm | やや太いが使える |
| 0.5 mm | 約 0.9 mm | 太すぎて配線が入らない |
| 1.5 mm（2 層基板） | 約 2.8 mm | 非現実的。2 層でインピーダンス制御しない理由 |
この表が 05 章の「L1–L2 を薄くする」の根拠である。 逆算すると、「50 Ω を 0.15〜0.2 mm の線幅で作りたい」→「誘電体厚は 0.1 mm 前後」となる。
5. ばらつき — 実物はどれだけ動くか
\(Z_0\) に効く 4 つの量と、その公差を並べる。
| 量 | 公差 | \(Z_0\) への影響（\(h\)=0.1 mm・\(w\)=0.18 mm のとき） |
|---|---|---|
| 誘電体厚 \(h\) | ±10 %（プリプレグは銅残り率で変わる、02 章） | ±7 % 程度 |
| 線幅 \(w\) | ±0.02 mm（エッチング、03 章） | ±7 % 程度 |
| \(\varepsilon_r\) | ±5 %（材料ロット、周波数、ガラス織り） | ±2〜3 % |
| 銅厚 \(t\) | ±10〜20 %（めっき） | ±1 % 程度 |
これらを RSS（04 章）で積むと ±10 % 前後になる。
影響の大きさは寸法によって変わる.
上の値は「細い線・薄い誘電体」という、最も敏感な組み合わせでの数字である。 式が \(\ln(h/w)\) の形をしている以上、\(h\) と \(w\) の比が同じだけ動けば \(Z_0\) も同じだけ動くので、 線が太いほど（\(w\) に対する絶対公差の比が小さいほど）鈍くなる。
そして実際に ±10 % が保証できるのは、メーカが自社の実際のエッチング量に合わせて線幅を決め直すからである（6 節）。 設計者が計算した線幅のまま作ると、この表の値がそのまま出てしまう。
設計者が最も効かせられるのは「基準面の連続性」である.
上の表のばらつきはメーカ側の話で、設計でどうにかなるものではない。 一方、設計が壊せるものは決定的に大きい。
- 基準面にスリットがある区間 → その区間だけ \(Z_0\) が 2 倍以上に跳ね上がる
- ビアで層を移った瞬間 → 基準面が変わる。不連続（12 章）
- 隣に別の配線が近すぎる → 結合してインピーダンスが下がる（15 章）
±10 % を気にする前に、まず「途中で基準面が途切れていないか」を確認する。 こちらのほうが桁で大きい。
6. 実務の手順
- どのネットに制御が必要かを決める（上の \(t_r\) 判定）。全部ではない
- 層構成を決める（05 章）。メーカの標準構成から選ぶ
- メーカが公開している推奨線幅を見る。 これが最も確実
- 公開がなければ、上の式か CAD の計算機で見積もる
- CAD にネットクラスとして線幅を設定し、DRC で守らせる
- 発注時に「インピーダンス制御」を指定する。メーカが線幅を最終決定する（05 章）
- 受け入れ時にクーポンの実測値を確認する
自分で計算した線幅に固執しない.
メーカは自社の実際の材料厚・銅厚・エッチング量で計算し直す。 「設計値 0.18 mm に対してメーカ提案が 0.20 mm」なら、メーカ提案が正しい。 ただし線幅が変わると配線が入らなくなることがあるので、 設計初期にメーカに確認して、その線幅で引き始めるのが最も手戻りが少ない。
7. 終端 — 反射を消すもう 1 つの道
インピーダンスを揃えても、線路の端が開放されていれば全反射する。 端で吸収する仕掛けが終端（ターミネーション）である。
| 方式 | 置き場所 | 特徴 |
|---|---|---|
| 直列終端（ソース終端） | 送信側のすぐ隣 | 抵抗 = \(Z_0\) − 出力インピーダンス。追加電流ゼロ。1 対 1 向き |
| 並列終端 | 受信側 | \(Z_0\) を GND か電源へ。常時電流が流れる |
| テブナン終端 | 受信側 | 2 本の抵抗で電源とGND へ。バイアスも兼ねる |
| AC 終端 | 受信側 | 抵抗＋コンデンサ。直流電流を流さない |
直列終端の抵抗は、必ず送信 IC のピンのすぐ隣に置く。 IC と抵抗の間の配線が長いと、そこが未終端の線路になって意味がなくなる。 目安は 5 mm 以内、可能なら 2〜3 mm。これは配置の仕事である（07 章）。
特性インピーダンスを合わせる
構造・誘電体厚・線幅・\(\varepsilon_r\) を動かすと \(Z_0\) と遅延が出る。 公差を入れたときの範囲と、基準面が切れたときの跳ね上がりも見られる。
8. この章のまとめ
| ポイント | 内容 |
|---|---|
| 目的 | \(\Gamma = (Z_L-Z_0)/(Z_L+Z_0)\) をゼロにして反射を消す |
| 必要性の判定 | クロック周波数ではなく立ち上がり時間。\(t_d > t_r/6\) が目安 |
| 2 構造 | マイクロストリップ（外層・約 6 ps/mm）、ストリップライン（内層・約 7 ps/mm） |
| 式の性質 | \(\ln(h/w)\) の形。効きは鈍く、±10 % に収まるのはそのおかげ |
| 現実的寸法 | 50 Ω には \(h\) = 0.1 mm・\(w\) = 0.18 mm 程度。2 層では作れない |
| 最大の敵 | ばらつきよりも基準面の途切れ。まずそこを確認する |
| 終端 | 直列終端は送信ピンのすぐ隣（5 mm 以内） |