Chapter 17

アナログと混載基板 — µV を守るための配置

この章のゴール.

「アナログとデジタルを分ける」を、銅を切ることではなく配置で行うという、 08 章の原則を実際の設計手順に落とすこと。 そして ADC の周りという、最も失敗しやすい場所の作法を身につけること。

この章で使う既出の用語（定義は各リンク先）. GND（05 章 3 節）、電源（05 章 3 節）、コンデンサ（12 章 3 節）、容量結合（15 章 1 節）

1. アナログ回路が守るべきもの

デジタル回路が「1 か 0 か」を守ればよいのに対し、 アナログ回路は電圧の絶対値そのものが情報である。

0.3 µV ——これは、幅 0.2 mm・長さ 10 mm の 1 oz 配線（25 mΩ）に 12 µA が流れただけで生じる電圧である。

アナログでは「GND」が電位ではなく、場所の名前になる.

基板上の 2 点の GND の間には、必ず何らかの電圧がある。 デジタルなら数十 mV は誤差の内だが、24 bit ADC にとっては10 万 LSB を超える誤差である（50 mV ÷ 0.3 µV ≈ 1.7 × 10⁵）。

だから設計では、 「どの点を基準とするか」を決めて、その点からの電位差を管理する という考え方をする。

2. 分けるのは「銅」ではなく「配置」

08 章の結論を繰り返す。グラウンド面は 1 枚のままにして、配置で分ける。

手順は次のとおり。

1. 基板を領域に分ける（線を引くだけ。銅は切らない）
   • デジタル領域（MCU、メモリ、高速 IF）
   • 電源領域（スイッチング電源）
   • アナログ領域（センサ入力、アンプ、基準電圧）
   • ADC はアナログ領域の、デジタル側の端に置く
2. 各領域の部品を、その領域の中だけに置く
3. 領域をまたぐ信号は、決められた 1 か所を通す
4. グラウンド面は連続させる

こうすると、各回路のリターン電流はそれぞれの領域の真下を流れ、 銅を切らなくても自然に分離される。

なぜこれで分離されるのか、もう一度.

08 章のとおり、リターン電流は自分の行きの配線の真下を流れる。 デジタル回路の電流は、デジタル領域の下の面を流れる。 アナログ回路の電流は、アナログ領域の下の面を流れる。

両者が重なるのは、領域が重なっている場合だけである。 だから配置で重ならないようにすれば、それで分離は完成している。

3. ADC の周り — 最も失敗しやすい場所

ADC（アナログ・デジタル変換器）は、 アナログとデジタルが同じパッケージの中で出会うため、設計が最も難しい。

向きと配置

• ADC をアナログ領域とデジタル領域の境界に置く
• アナログピンがアナログ側を、デジタルピンがデジタル側を向くように回転させる
• アナログ入力の経路（センサ → フィルタ → バッファ → ADC）を一直線にする

AGND ピンと DGND ピンの扱い

ADC には AGND（アナロググラウンド）と DGND（デジタルグラウンド）のピンが分かれていることがある。 これをどうつなぐか——多くの場合、両方とも同じ GND 面に直接落とすのが正解である。

データシートに「AGND と DGND を分離し 1 点で接続」と書いてある場合.

この記述は、IC の内部で AGND と DGND がつながっていない古い設計に由来する。 分離した面を作り、IC の直下で 1 点接続する、という指示が多い。

必ずデータシートの推奨に従うこと。 ここは自己判断してはいけない領域である。 現代の多くの ADC は「両方とも 1 枚の GND 面に落とせ」と明記している。 どちらの流儀の IC かを確認するのが設計者の仕事であり、 「昔こうだった」で決めるのが最悪である。

基準電圧（リファレンス）

ADC の変換結果は、基準電圧にそのまま比例する。 基準が 0.1 % ずれれば、測定値も 0.1 % ずれる。

アナログ入力の配線

• 可能な限り短く。長い配線はノイズのアンテナ
• クロックやデジタル線から離す（5W 以上、15 章）
• 層をまたがない（またぐならリターンビアを添える）
• 高インピーダンスのノード（センサ直後、フィルタの節点）を特に短く
• 必要ならガードリング（後述）

4. ガードリングとガードトレース

高インピーダンスのノード（たとえば pA 級の電流を扱う入力）では、 基板表面の漏れ電流が誤差になる。 湿気や汚れで、表面の絶縁抵抗は \(10^{12}\ \Omega\) 程度まで落ちる。

対策がガードリングである。

• 高インピーダンスノードの周囲を、そのノードとほぼ同電位の導体で囲む
• 電位が同じなら、その間に電圧がかからず、漏れ電流が流れない
• 同電位を作るには、オペアンプ（差を増幅する汎用のアナログ IC）の出力（バッファ）を使う
• 表裏両面に設ける（表面漏れは裏面でも起きる）

GND で囲むのではないという点が重要である。 GND で囲むと、電位差ができるので漏れ電流はむしろ増える（ただし静電シールドにはなる）。 用途によって使い分ける。

5. スイッチング電源との共存

基板上で最も強いノイズ源は、たいていスイッチング電源である。

スイッチノードは「小さく、かつベタで覆わない」.

スイッチング素子とインダクタをつなぐノード（SW）は、 数十 V が数 ns で振れる基板上で最も激しい導体である。

• 面積を最小に（幅は電流に必要なぶんだけ、長さは最短）
• その真上・真下・隣に敏感な配線を通さない
• ベタで囲まない（囲むと容量結合で GND にノイズが乗る）

一方、入力コンデンサ → スイッチ → GND のループは最小にする。 「小さくするもの」と「近づけるもの」を取り違えないこと。

6. 混載基板の設計手順

1. 信号を分類する: 高速デジタル / 低速デジタル / 電源 / アナログ小信号 / 基準
2. 領域を紙の上で決める（配線前、配置前）
3. 境界をまたぐ信号を数え、通す場所を 1 か所に決める
4. 配置（07 章の順序）
5. アナログ領域を先に配線する（自由度が高いうちに最短経路を取る）
6. デジタルを配線
7. ベタは 1 枚のまま流し、スティッチング（13 章）
8. 見直し: アナログ配線の下に、デジタルのリターンが流れていないか

アナログを先に引く.

デジタルを先に引くと、残った隙間にアナログを押し込むことになり、 長く、遠回りで、ノイズ源の隣を通る配線ができあがる。

本数が少なく、要求が厳しいものを先に引く——これは配線一般の原則でもある。

アナログ部の配置を決める

領域の割り当てとADC の向きを変えると、 デジタルのリターン電流とアナログ配線の重なりが可視化される。 「配置だけで分離できる」ことを確認してほしい。

7. この章のまとめ