Chapter 16
電源設計の実際
この章がなぜ必要なのか——「原因不明の不具合」の相当数が電源だから.
- 「たまにリセットする」
- 「特定の処理をすると落ちる」
- 「実験室では動くが現場では動かない」
- 「基板を触ると直る」
- 「電源投入の順番を変えたら壊れた」
電源は「電圧が出ていれば OK」ではない。 インピーダンス・シーケンス・保護・熱の 4 つを設計して初めて電源になる。
この章で使う既出の用語（定義は各リンク先）. バイアス（01 章 4 節）、最大電圧（01 章 7 節）、ESL（02 章 2 節）、ESR（02 章 2 節）、インダクタ（02 章 7 節）、コンデンサ（02 章 7 節）、タンタル（02 章 3 節）、フェライトビーズ（02 章 5 節）、ほぼゼロ（04 章 4 節）、順方向（04 章 1 節）、スイッチ（05 章 2 節）、熱設計（05 章 9 節）、制御（06 章 6 節）、大電流（06 章 6 節）、飽和（06 章 3 節）、CMOS（07 章 2 節）、並列（11 章 2 節）、温度（11 章 3 節）、発熱（11 章 5 節）、直列（11 章 2 節）、ボディダイオード（15 章 3 節）、直近（15 章 7 節）
1. デカップリング——なぜコンデンサを大量に置くのか
問題の本質
MCU が動作すると、ns オーダで電流が変化する。
CMOS の消費電流は、クロックのエッジで一斉に流れる（11 章）。 その電流を電源から取ろうとすると、配線のインダクタンスに阻まれる。
配線 10 mm ≈ 10 nH、\(di/dt = 50\) mA/ns なら:
3.3 V の電源が 2.8 V まで落ちる。 これでは動かない。
解決——電荷を近くに置く
コンデンサを IC の直近に置いて、そこから電流を取る。
デカップリングコンデンサの役割は 3 つある。
| 役割 | 説明 |
|---|---|
| 瞬時の電流供給 | 電源が反応する前の電荷源 |
| リターン電流の経路 | 高周波電流のループを短くする（EMI に直結） |
| 電源インピーダンスの低減 | 目標インピーダンス以下に保つ |
目標インピーダンス
\(V_{DD} = 3.3\) V、許容 3 %、\(I_{max} = 300\) mA:
この 0.33 Ω を、DC から数百 MHz まで維持するのが電源設計である。
周波数ごとに担当が違う
02 章で見たとおり、コンデンサは SRF より上ではインダクタになる。 だから 1 個では広帯域をカバーできない。
| 周波数帯 | 担当 | 部品 |
|---|---|---|
| DC〜1 kHz | レギュレータの帰還 | LDO / DC-DC |
| 1 kHz〜1 MHz | バルクコンデンサ | 10〜100 µF（電解 / タンタル / MLCC） |
| 1 MHz〜50 MHz | 中容量 MLCC | 1〜10 µF（0603/0805） |
| 50 MHz〜500 MHz | 小容量 MLCC | 0.1 µF（0402/0603） |
| 500 MHz 以上 | 基板の平面容量、IC 内蔵容量 | 電源／GND プレーンの対向 |
「0.1 µF と 0.01 µF を並べる」は今も正しいのか.
半分正しく、半分は古い。
かつては 0.1 µF の SRF が低かったので、小さい値を並べる意味があった。 しかし現代の 0402 の 0.1 µF は ESL が 0.4 nH 程度で、 SRF が 25 MHz 付近まで来ている。
それより重要なのは:
- 同じ 0.1 µF を複数個並べる（ESL が 1/n になる）
- サイズを小さくする（0603 より 0402 のほうが ESL が小さい）
- ビアを短く、複数本にする（ビア 1 本 ≈ 0.3〜1 nH）
値を散らすより、個数とレイアウトのほうが効く。
異なる値を並べたときの反共振.
0.1 µF と 10 µF を並べると、 「10 µF が誘導性になった帯域」と「0.1 µF の容量性の帯域」の間で 並列共振（反共振）が起きて、インピーダンスが跳ね上がる。
極端に値を離さない（10 倍程度に留める）、 ESR がある程度あるコンデンサを混ぜてダンプする、 といった配慮が要る。 ESR ゼロがいつも正義ではない。
レイアウト——これが本体である
コンデンサの値より、置き方のほうが影響が大きい。
| 規則 | 理由 |
|---|---|
| IC の電源ピンの直近に置く | 配線 5 mm で 5 nH。0.1 µF の ESL（0.5 nH）の 10 倍 |
| ビアはパッドの直後、複数本 | ビアのインダクタンスが直列に入る |
| 可能なら IC と同じ面 | 反対面 + ビアはインダクタンスが増える |
| 電源とグラウンドのプレーンを隣接層に | 平面容量と低インダクタンス |
| BGA では裏面直下も可（ビアが短ければ） | 表面に置けないとき |
順番の原則.
IC ピン → 小容量 MLCC → 中容量 → バルク → レギュレータ
「小さいものほど IC に近く」。理由は、小容量ほど高周波を担当し、 高周波ほど配線インダクタンスの影響を受けるから。
デカップリングの効果を見る
コンデンサの構成（値・個数・配線インダクタンス）を変えて、 電源インピーダンスの周波数特性と、負荷ステップ時の電圧降下を見る。
2. 電源シーケンス
複数の電源を持つ IC では、投入・遮断の順番が決まっていることがある。
なぜ順番が要るのか
| 理由 | 内容 |
|---|---|
| 内部 ESD ダイオードの順方向導通 | I/O 電源がコア電源より先に上がると、I/O ピンからコアへ電流が流れ込む |
| ラッチアップ | 上の状況が寄生サイリスタを起動する（11 章） |
| 未定義状態での出力 | コアが動く前に I/O が有効になると、不定値を外部に出力する |
| 突入電流の集中 | 全部同時に立ち上げると、電源が電流制限にかかる |
典型的な要求:
実現方法
| 方法 | 内容 | 適用 |
|---|---|---|
| EN ピンのデイジーチェーン | 前段の PG（Power Good）を次段の EN に繋ぐ | 最も簡単 |
| RC 遅延 | EN に RC を入れて時間差を作る | 安価だが精度が低い |
| シーケンサ IC | 専用 IC で順序と時間を管理 | 多電源・厳格な要求 |
| PMIC | 電源が統合され、シーケンスも内蔵 | SoC 向け |
遮断時のほうが難しい.
投入は EN で制御できるが、遮断は「コンデンサが放電するまで」で決まる。 容量の大きい電源のほうが遅く落ちるので、意図した逆順にならないことがある。
対策:
- アクティブディスチャージ機能のあるレギュレータを使う
- 放電抵抗を入れる（待機電流とのトレードオフ）
- 電源が落ちる過程を実際にオシロで見る（これが一番確実）
パワーグッドとリセット
| 用語 | 意味 |
|---|---|
| POR（Power-On Reset） | 電源投入時にリセットをかける。MCU に内蔵 |
| BOR（Brown-Out Reset） | 電圧が閾値を下回ったらリセット。MCU に内蔵 |
| 外部監視 IC（スーパーバイザ） | 精度が高い。複数電源を監視できる |
内蔵 BOR で足りないことがある.
- 内蔵 BOR の閾値精度は ±3〜5 % 程度。厳しい用途では足りない
- 電圧の落ち方が速いと検出が間に合わないことがある
- 複数電源のうち 1 つだけ落ちるケースは検出できない
電源が中途半端な電圧にとどまるのが最悪である。 MCU は動いているようで壊れた挙動をし、Flash 書き込み中なら データが破壊される。
3. 保護
入力側
| 脅威 | 対策 |
|---|---|
| 逆接続 | ダイオード（\(V_F\) 損失）、または PMOS 逆接保護（損失ほぼゼロ） |
| 過電圧・サージ | TVS ダイオード、OVP IC |
| 突入電流 | NTC サーミスタ、ソフトスタート、突入電流制限 IC |
| 過電流 | ヒューズ、ポリスイッチ、eFuse IC |
| 静電気（ESD） | TVS、基板のパターン設計 |
PMOS による逆接保護.
正しく繋げば V_GS < 0 でオン、逆接ならボディダイオードも逆向きになって電流が流れない ソースを入力側、ドレインを負荷側にする（ボディダイオードが順方向）。 正しく接続されると、\(V_{GS} < 0\) になって ON する。 逆接続されるとボディダイオードも逆向きになって電流が流れない。
損失は \(I^2 R_{DS(on)}\) だけ。 ダイオードの \(V_F I\) よりずっと小さい。
出力側
| 脅威 | 対策 |
|---|---|
| 短絡 | レギュレータの電流制限（ラッチかヒカップかを確認） |
| 過熱 | 熱シャットダウン（内蔵） |
| 出力過電圧 | OVP、クローバ回路 |
| 逆流 | 逆流検出、理想ダイオード IC |
電流制限の 3 つの挙動を区別する.
種類 動作 短絡時の発熱 定電流（ブリックウォール） 電流を制限して出し続ける 大きい（\(V_{IN} \times I_{lim}\) が全部熱） フォールドバック 出力が下がるほど電流も絞る 小さい ヒカップ 一瞬出して止め、周期的に再試行 最小 ラッチ 止まったまま。電源再投入が要る 最小 短絡試験は必ず実機で行うこと。 データシートに書いてあっても、外付け部品の状態で挙動が変わる。
ESD と TVS
| 規格 | 内容 | 電圧 |
|---|---|---|
| HBM（人体モデル） | 人が触る | 2〜8 kV |
| CDM（デバイス帯電） | 製造中 | 数百 V、極めて速い |
| IEC 61000-4-2 | 製品試験（接触／気中放電） | 4〜15 kV |
IC 内蔵の ESD 保護は HBM/CDM 用で、IEC の放電には耐えない。 外部に露出するコネクタには 必ず TVS を付ける。
| TVS 選定 | ポイント |
|---|---|
| \(V_{RWM}\)（動作電圧） | 信号の最大電圧より高く |
| \(V_C\)（クランプ電圧） | 保護対象の絶対最大定格より低く |
| \(C_J\)（接合容量） | 高速信号では 1 pF 以下（USB 3.0、HDMI）。低速なら気にしない |
| 配置 | コネクタの直近。IC の近くに置いても遅い |
4. 熱設計
基本式
しかし \(\theta_{JA}\) は部品の値ではなく、部品と基板の組合せの値である。
| 経路 | 記号 | 内容 |
|---|---|---|
| ジャンクション → ケース | \(\theta_{JC}\) | 部品固有。ヒートシンクを付ける場合に使う |
| ジャンクション → 基板 | \(\theta_{JB}\) | サーマルパッド経由 |
| ジャンクション → 周囲 | \(\theta_{JA}\) | 基板条件込み。データシートの条件を確認 |
| パッケージ | \(\theta_{JA}\) の目安 |
|---|---|
| SOT-23-5 | 200〜250 ℃/W |
| SOT-223 | 60〜120 ℃/W |
| SOIC-8（サーマルパッドなし） | 100〜150 ℃/W |
| SOIC-8（露出パッド + ビア） | 40〜60 ℃/W |
| QFN 3×3（サーマルパッド + ビア） | 40〜60 ℃/W |
| TO-263（D2PAK、大面積銅箔） | 20〜40 ℃/W |
サーマルビアは効く.
QFN のサーマルパッドから裏面の銅箔へビアを 9〜16 本打つ。 これだけで \(\theta_{JA}\) が半分になることがある。
- ビア径 0.3 mm、ピッチ 1.0 mm 程度
- 裏面に銅箔面積を確保する（面積が効く。ただし 25 cm² 程度で飽和）
- 内層のプレーンに繋ぐとさらに効く
ディレーティング
最大定格ぎりぎりで使わない。
| 項目 | 目安 |
|---|---|
| \(T_J\) | 最大定格の 80 % 以下（125 ℃ 品なら 100 ℃ 以下） |
| コンデンサの電圧 | 定格の 50〜80 %（MLCC は DC バイアス減衰も考慮） |
| 抵抗の電力 | 定格の 50 % 以下 |
| 電解コンデンサの温度 | 10 ℃ 下がると寿命が 2 倍（アレニウス則） |
電解コンデンサの寿命計算.
\[ L = L_0 \times 2^{(T_0 - T)/10} \]105 ℃ で 2000 時間保証の品を 60 ℃ で使うと:
\[ L = 2000 \times 2^{(105-60)/10} = 2000 \times 2^{4.5} = 45{,}000\ \text{時間} \approx 5\ \text{年} \]リプル電流による自己発熱も加算する必要がある。 「なぜか数年で壊れる製品」の原因の筆頭がここ。
長寿命が要るなら、固体電解 or MLCC を検討する。
熱設計を確かめる
損失・熱抵抗・周囲温度・銅箔面積から接合部温度を計算し、 ディレーティングの余裕を見る。
5. 電池駆動の設計
電池の特性
| 種類 | 公称 | 範囲 | 内部抵抗 | 備考 |
|---|---|---|---|---|
| アルカリ単三 | 1.5 V | 1.6〜0.9 V | 0.15〜0.3 Ω | 大電流に弱い |
| CR2032 | 3.0 V | 3.2〜2.0 V | 10〜100 Ω（末期は数百 Ω） | ピーク電流に極端に弱い |
| Li-ion / LiPo | 3.7 V | 4.2〜3.0 V | 50〜200 mΩ | 保護回路が必須 |
| LiFePO4 | 3.2 V | 3.6〜2.5 V | 低い | 電圧が平坦・長寿命 |
| NiMH | 1.2 V | 1.4〜1.0 V | 低い | 自己放電に注意 |
CR2032 で BLE を動かす問題.
BLE の送信ピークは 10〜15 mA。 内部抵抗 50 Ω の電池では:
\[ \Delta V = 0.012 \times 50 = 0.6\ \text{V} \]3.0 V が 2.4 V に落ちる。 MCU のブラウンアウト閾値に触れる。
対策は コンデンサでピークを吸収する:
\[ C \geq \frac{I \cdot t}{\Delta V_{allow}} \]\(I = 12\) mA、送信時間 \(t = 1\) ms、許容降下 100 mV:
\[ C \geq \frac{0.012 \times 0.001}{0.1} = 120\ \mu\text{F} \]120 µF が必要。 電池と並列に大容量 MLCC またはスーパーキャパシタを置く。 「電池なのに大きなコンデンサ」がある回路は、たいていこの理由。
消費電流の見積もり
例: 10 秒周期で、送信 12 mA × 5 ms、処理 5 mA × 20 ms、 残りスリープ 3 µA:
220 mAh の CR2032 なら:
実際にはこれより短くなる.
要因 影響 電池の自己放電 年 1〜2 % 使い切れない容量 電圧が下限を割った分は使えない（2/3 程度しか使えないことも） 低温での容量減 0 ℃ で半分になることも レギュレータの \(I_Q\) 1 µA でも 5 % を占める プルアップ抵抗 10 kΩ × 3.0 V = 300 µA。これだけで設計が破綻する リーク（未使用ピン、外付け部品） 見落としがち 「プルアップ抵抗が常時電流を流している」は最頻出の失敗である。 I2C のプルアップは通信していないときも、バスが L なら電流が流れる。
6. チェックリスト
新しい基板の電源を設計するとき、最低限これを見る。
| # | 項目 |
|---|---|
| 1 | 各レールの最大電流をピークで見積もったか |
| 2 | 損失を計算し、LDO か DC-DC かを判断したか |
| 3 | \(T_J\) を計算し、ディレーティングを満たすか |
| 4 | レギュレータの \(C_{IN}\) / \(C_{OUT}\) 条件を、実効容量で満たすか |
| 5 | DC-DC のホットループを最小にしたか。入力コンデンサは直近か |
| 6 | シーケンス要求があるか。あるなら実現方法と遮断順も設計したか |
| 7 | デカップリングを IC ごと・電源ピンごとに配置したか |
| 8 | BOR / 監視 IC で中途半端な電圧を検出できるか |
| 9 | 逆接・過電圧・過電流・ESD の保護があるか |
| 10 | アナログ電源を分離したか（LDO / フェライトビーズ / プレーン分割） |
| 11 | 測定点（テストポイント）を置いたか |
| 12 | 電源投入・遮断・短絡・過渡を 実機で波形確認する計画があるか |
12 番が最重要である.
電源は計算だけでは決まらない。 オシロで、電源投入・遮断・最大負荷・短絡を必ず見ること。 25 章で測り方を扱う。
まとめ
| ポイント | 内容 |
|---|---|
| デカップリングの本質 | 電荷を近くに置く。\(\Delta V = L\,di/dt\) を抑える |
| 目標インピーダンス | \(Z = V\cdot(\text{許容率})/I_{max}\)。DC から数百 MHz まで維持 |
| 値より配置 | 同じ値を複数個 + 短いビアが効く。値を散らすのは二の次 |
| 反共振 | 値を離しすぎるとインピーダンスが跳ねる。ESR でダンプする |
| シーケンス | ESD ダイオード導通とラッチアップが理由。遮断順のほうが難しい |
| 監視 | 中途半端な電圧が最悪。BOR / スーパーバイザで検出 |
| 逆接保護 | PMOS が損失最小。ソースを入力側に |
| 電流制限 | ラッチ / ヒカップ / フォールドバックを区別。短絡試験は実機で |
| ESD | 内蔵保護は IEC には不十分。コネクタ直近に TVS |
| 熱 | \(T_J = T_A + \theta_{JA}P\)。\(\theta_{JA}\) は基板込みの値 |
| サーマルビア | 9〜16 本で \(\theta_{JA}\) が半分になることも |
| 電解コンデンサ | 10 ℃ で寿命 2 倍。数年で壊れる製品の主因 |
| 電池 | CR2032 の内部抵抗が最大の敵。ピーク電流をコンデンサで吸う |
| 電池寿命 | プルアップ抵抗と \(I_Q\) を見落とさない |
| 最後は測定 | 投入・遮断・最大負荷・短絡を必ずオシロで見る |
ここまでで第 V 部（電源）は終わり。 次章からは第 VI 部——アナログとディジタルの境界、データ変換 IC に入る。