組み込み回路 05 · MOSFET — 電圧で開閉するスイッチ

Chapter 05

MOSFET — 電圧で開閉するスイッチ

この章がなぜ必要なのか——現代の IC は、ほぼすべて MOSFET でできている.

MCU の中身も、ロジック IC も、オペアンプも、電源 IC も、メモリも、 中を開ければ MOSFET が並んでいる。

だから MOSFET の動作を理解すると——

——が、すべて同じ知識で説明できる。

この章で使う既出の用語(定義は各リンク先). 急峻(03 章 4 節)、逆方向(04 章 1 節)

1. 構造と動作

N チャネル MOSFET の構造

N チャネル MOSFET の断面p 基板n+n+酸化膜(絶縁体 SiO₂)ゲート (G)ソース (S)ドレイン (D)V_GS > V_th でここにチャネルができるボディ (B) — 通常はソースに短絡する
ゲートは酸化膜で完全に絶縁されている。だから定常状態でゲート電流は流れず、電圧だけで制御できる
端子名前役割
Gゲート制御電極。絶縁されているので直流電流は流れない
Dドレイン電流の出口
Sソース電流の入口
Bボディ(バルク)基板。通常はソースに接続する

動作の直感

ゲートに正の電圧をかけると、電界で p 基板の表面に電子が集まり、 n チャネル(電子の通り道)ができる。

\(V_{GS}\)状態
\(V_{GS} < V_{th}\)チャネルなし。オフ(サブスレッショルド漏れのみ)
\(V_{GS} > V_{th}\)チャネルあり。オン

ゲートに電流が流れない、というのが決定的に重要である.

バイポーラトランジスタ(06 章)はベース電流が必要だが、 MOSFET は電圧をかけるだけでよい。

だから——

2. 3 つの動作領域

N チャネル MOSFET の式

カットオフ領域(\(V_{GS} < V_{th}\)):

\[ I_D \approx 0 \]

線形(トライオード)領域(\(V_{GS} > V_{th}\) かつ \(V_{DS} < V_{GS} - V_{th}\)):

\[ I_D = \mu_n C_{ox} \frac{W}{L} \left[ (V_{GS} - V_{th}) V_{DS} - \frac{V_{DS}^2}{2} \right] \]

飽和領域(\(V_{GS} > V_{th}\) かつ \(V_{DS} \ge V_{GS} - V_{th}\)):

\[ I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2 (1 + \lambda V_{DS}) \]
記号意味
\(\mu_n\)電子の移動度
\(C_{ox}\)ゲート酸化膜の単位面積容量
\(W/L\)チャネルの幅と長さの比。設計者が決める最重要パラメータ
\(V_{th}\)閾値電圧
\(\lambda\)チャネル長変調係数(出力抵抗を決める)

\(\mu_n C_{ox}\) をまとめて \(k'\)(プロセス定数)と書くことも多い。

領域の使い分け

領域用途振る舞い
線形領域スイッチほぼ抵抗(オン抵抗 \(R_{DS(on)}\))
飽和領域増幅ほぼ定電流源(\(V_{GS}\) で制御)

用語の混乱に注意.

MOSFET の「飽和」=定電流領域(増幅に使う) BJT の「飽和」=完全にオンした領域(スイッチに使う)

正反対の意味である。 06 章で改めて整理する。

スイッチとして使うときのオン抵抗

線形領域で \(V_{DS} \ll V_{GS} - V_{th}\) なら、\(V_{DS}^2\) の項が無視でき

\[ I_D \approx \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th}) V_{DS} \]
\[ R_{DS(on)} = \frac{V_{DS}}{I_D} = \frac{1}{\mu_n C_{ox} (W/L) (V_{GS} - V_{th})} \]

\(V_{GS}\) を高くするほどオン抵抗が下がる。 これが重要な設計指針になる。

MOSFET の特性を見る

\(V_{GS}\)・\(V_{th}\)・\(W/L\) を変えて、出力特性と転送特性を確かめられる。

3. P チャネル MOSFET

極性がすべて逆になる。

N チャネルP チャネル
オンにする条件\(V_{GS} > V_{th}\)(正)\(V_{GS} < V_{th}\)(負)
電流の向きD → SS → D
ソースの接続先GND 側(ローサイド)電源側(ハイサイド)
キャリア電子正孔
移動度速い遅い(電子の 1/2〜1/3)
同じ性能に必要な面積小大(2〜3 倍)

P チャネルが遅い・大きい、という事実が設計に影響する.

CMOS 回路(11 章)では、PMOS の \(W/L\) を NMOS の 2〜3 倍にするのが定石である。 こうしないと立ち上がりと立ち下がりの速度が揃わない。

また、パワー MOSFET でも同じ性能の P チャネルは高価で大きい。 だからハイサイドスイッチには、P チャネルではなく N チャネル + チャージポンプを使う設計が多い(後述)。

4. ボディダイオード

MOSFET には必ず寄生ダイオードがある。

DS・BGボディダイオードS → D の向きに常時存在するこれがあるので、N チャネル MOSFET は「逆向きの電圧」を阻止できない。双方向スイッチには 2 個を背中合わせにする
構造上、ソースとドレインの間には必ず PN 接合ができる。同期整流ではこれが還流路になる

これは、ボディ(p)とドレイン(n+)の PN 接合である。

効果内容
逆方向は遮断できないS → D 方向はダイオードで導通してしまう
同期整流に使える(15 章)デッドタイム中の還流経路になる
逆回復損失がある一般の PN 接合なので、逆回復が遅い(04 章)

「MOSFET は双方向スイッチではない」ことに注意.

電池の逆流防止や、双方向の信号スイッチには——

「MOSFET でスイッチを作ったが、オフにしても電流が流れる」 という現象の原因は、ほぼこれである。

5. 寄生容量とスイッチング

MOSFET の速度を決めるのは、ゲート容量である。

容量名前影響
\(C_{gs}\)ゲート-ソース間充電が必要
\(C_{gd}\)ゲート-ドレイン間ミラー容量。最も厄介
\(C_{ds}\)ドレイン-ソース間出力容量に含まれる

データシートには次の形で載っていることが多い。

記号定義
\(C_{iss}\)入力容量 \(= C_{gs} + C_{gd}\)
\(C_{oss}\)出力容量 \(= C_{ds} + C_{gd}\)
\(C_{rss}\)帰還容量 \(= C_{gd}\)

ゲート電荷 \(Q_g\)

実務では容量よりゲート電荷で考える方が正確である。

\[ t_{sw} \approx \frac{Q_g}{I_{gate}} \]

例: \(Q_g = 20\) nC、ゲートドライブ電流 1 A なら

\[ t_{sw} = \frac{20 \times 10^{-9}}{1} = 20\ \text{ns} \]

ミラープラトー

ゲート電圧をゆっくり上げていくと、途中で平らになる区間がある。

ゲート電荷 Q_gV_GSミラープラトーこの間 V_DS が遷移している= 電圧と電流が重なる = 損失が出るV_th完全オン
ゲート電圧が階段状に止まる区間。ここを短くすることがスイッチング損失を減らすということ

理由: \(V_{DS}\) が変化している間、\(C_{gd}\) を通じて電荷が抜けるため、 ゲート電圧が上がらない。

ミラープラトーの期間が、スイッチング損失の大半を生む.

この期間は \(V_{DS}\) も \(I_D\) も大きい——つまり電力を消費している。

$$P_{sw} = \frac{1}{2} V_{DS} I_D (t_{on} + t_{off}) f_{sw}$$

スイッチング周波数に比例するので、 高周波化すると損失が増える(15 章のトレードオフ)。

対策: ゲートドライブ電流を増やして、プラトー期間を短くする。 だから専用のゲートドライバ IC(22 章)が必要になる。

スイッチング波形を見る

ゲート抵抗・ゲート電荷・負荷を変えて、スイッチング波形と損失を確かめられる。

6. 損失の 2 種類

損失式支配する条件
導通損失\(P = I^2 R_{DS(on)}\)大電流・低周波
スイッチング損失\(P \approx \frac12 V I (t_r + t_f) f\)高電圧・高周波
\[ P_{total} = I_{rms}^2 R_{DS(on)} \cdot D + \frac{1}{2} V_{DS} I_D (t_r + t_f) f_{sw} + Q_g V_{drive} f_{sw} \]

最後の項はゲート駆動損失である。

どちらが支配的かで、選ぶ MOSFET が変わる.

用途重視するもの
低周波・大電流(負荷スイッチ)\(R_{DS(on)}\) を小さく
高周波スイッチング(電源)\(Q_g\) と \(C_{oss}\) を小さく

この 2 つはトレードオフである。 \(R_{DS(on)}\) を下げるにはチップ面積を大きくする必要があり、 するとゲート容量も増える。

だから MOSFET の性能指標として \(R_{DS(on)} \times Q_g\)(FOM: Figure of Merit) が使われる。小さいほど良い。

7. \(V_{GS}\) の設計

ロジックレベル MOSFET

種類完全にオンにするために必要な \(V_{GS}\)
標準10 V
ロジックレベル4.5 V(5 V 駆動可)
低電圧ロジックレベル2.5 V(3.3 V 駆動可)

最も多い設計ミス: \(V_{GS}\) が足りない.

データシートの \(R_{DS(on)}\) は、特定の \(V_{GS}\) での値である。

規定条件R_DS(on)
\(V_{GS} = 10\) V10 mΩ
\(V_{GS} = 4.5\) V25 mΩ

3.3 V の MCU で直接駆動すると、 オン抵抗が数倍〜数十倍になり、発熱して壊れる。

対策:

ゲート抵抗とプルダウン

MCUR_gGR_gs10k〜100kMCU がリセット中でゲートが浮くとき、確実に OFF にする
ゲート抵抗でスイッチング速度を決め、プルダウンで「駆動されていないとき OFF」を保証する
抵抗役割
\(R_g\)(直列、10〜100 Ω)スイッチング速度の調整。リンギングのダンピング(03 章)
\(R_{gs}\)(プルダウン、10k〜100k)MCU が Hi-Z のときに確実にオフにする

\(R_{gs}\) を忘れると、電源投入時に事故が起きる.

MCU が起動するまで GPIO は Hi-Z(ハイインピーダンス)である。 ゲートは容量なので、電荷が残っていると中途半端にオンする。

特にモータドライバの上下アーム(22 章)では、 同時オンで貫通電流が流れ、一瞬で破壊する。

\(R_{gs}\) は必ず入れること。 数十円の部品で数万円の損害を防げる。

8. ハイサイドスイッチ

負荷の電源側でスイッチする構成。

P チャネルの場合

VCCPMOS負荷GV_GS = V_G − VCCオンにするには V_G を下げる
ハイサイドを PMOS でやる場合。ゲートを電源より下げればよいので駆動が簡単

GND 基準の信号で駆動できないので、レベルシフトが必要(VCC が 3.3 V を超える場合)。

N チャネル + チャージポンプ

VCCNMOS負荷Gソース(動く)ソースが負荷側にあるのでV_G > VCC + V_th が必要
ハイサイドを NMOS でやると、電源より高いゲート電圧が要る。だからチャージポンプかブートストラップを使う

ソース電位が VCC まで上がるので、ゲートを VCC より高くしなければならない。 そのためにチャージポンプ(ブートストラップ)で昇圧する。

方式長所短所
P チャネル駆動が簡単オン抵抗が大きい・高価・大きい
N チャネル + チャージポンプオン抵抗が小さい・安い駆動回路が複雑(専用 IC を使う)

大電流ではほぼ必ず N チャネル + 専用ハイサイドドライバ IC が使われる(22 章)。

9. パワー MOSFET の実装上の注意

注意点内容
熱設計\(T_j = T_a + P \times R_{th(j-a)}\)。基板の銅箔面積が放熱器になる
\(R_{DS(on)}\) の温度依存正の温度係数(高温で増える)。25 °C の値の 1.5〜2 倍で計算する
並列接続可能。正の温度係数が電流を自動的に均等化する(04 章の BJT と逆)
アバランシェ耐量誘導負荷でのスパイク吸収能力。\(E_{AS}\) で規定
SOA(安全動作領域)電圧・電流・時間の組み合わせで規定される限界
\(dv/dt\) 誤点弧急峻な \(dv/dt\) が \(C_{gd}\) 経由でゲートを持ち上げ、誤ってオンする

\(R_{DS(on)}\) の温度係数が正であることの意味.

温度上昇 → オン抵抗増加 → 電流減少(並列接続時)→ 自動的に均等化

これがMOSFET は並列接続できるが、BJT はできない理由である(04 章・06 章)。

ただし同じ理由で、単体では熱設計が厳しくなる。 100 °C での \(R_{DS(on)}\) は 25 °C の 1.5〜1.7 倍になるので、 必ず高温での値で損失を計算すること。

10. この章のまとめ

ポイント内容
構造ゲートは絶縁されている。直流電流が流れない
3 領域カットオフ/線形(スイッチ)/飽和(増幅)
用語の罠MOSFET の飽和 = 定電流、BJT の飽和 = 完全オン。正反対
オン抵抗\(V_{GS}\) を高くするほど下がる
P チャネル移動度が低く、同性能に 2〜3 倍の面積が要る
ボディダイオード必ずある。逆方向は遮断できない。双方向には 2 個背中合わせ
ミラープラトー\(C_{gd}\) が原因。スイッチング損失の大半がここで発生
2 つの損失導通損失(\(I^2 R\))とスイッチング損失(\(\propto f\))
FOM\(R_{DS(on)} \times Q_g\)。小さいほど良い(トレードオフの指標)
最多の設計ミス\(V_{GS}\) 不足。\(V_{GS(th)}\) ではなく \(R_{DS(on)}\) の規定条件を見る
ゲート周辺\(R_{gs}\) プルダウンは必須。Hi-Z 時の誤点弧を防ぐ
ハイサイド大電流では N チャネル + チャージポンプが定石
温度係数\(R_{DS(on)}\) は正の温度係数。並列可能だが、高温の値で設計する

次章では、もう 1 つのトランジスタ—— バイポーラを扱い、MOSFET との使い分けを整理する。