Chapter 13

メモリ IC の中身

この章がなぜ必要なのか——メモリの「性格」は、セル構造から決まっているから.

• 「なぜ SRAM は速いのに容量が小さいのか」
• 「なぜ DRAM はリフレッシュが要るのか」
• 「なぜ NAND フラッシュは書き換え回数に制限があるのか」
• 「なぜ Flash の消去単位は大きいのか」
• 「なぜ EEPROM は 1 バイト書けるのに Flash はできないのか」

これらは全部、1 ビットを蓄える回路の構造から出てくる。 逆に言えば、セルの絵を 1 枚覚えれば、 データシートの制約はほぼ全部説明できる。

この章で使う既出の用語（定義は各リンク先）. 逆方向（04 章 1 節）、メモリセル（05 章）、増幅（05 章 2 節）、MOSFET（06 章 6 節）、不可（06 章 6 節）、CMOS（07 章 2 節）、反転（08 章 2 節）、インバータ（09 章 2 節）、NAND（11 章 2 節）、NOR（11 章 2 節）、温度（11 章 3 節）、直列（11 章 2 節）

1. メモリの分類——何で覚えているか

「メモリの種類」は無数にあるように見えるが、1 ビットを何で保持しているかで きれいに分かれる。

この分け方から、性質はほぼ自動的に決まる。

「速い・大きい・消えない」は 3 つ同時に成立しない.

• 回路で覚える → 速いが 1 ビットに 6 個のトランジスタが要る（大きい）
• 電荷で覚える → 小さいが、電荷は漏れる（消える or リフレッシュ）
• 絶縁膜に閉じ込める → 消えないが、閉じ込めるのに高い電圧と時間が要る（遅い）

メモリ階層（レジスタ → キャッシュ → RAM → Flash）が存在するのは、 この 3 すくみが物理的に解けないからである。

メモリセルの構造を比べる

各方式のセル構造と、そこから出てくる性質を並べて見る。 セル面積・速度・耐性のトレードオフが、構造から直接来ていることを確認する。

2. SRAM——回路の状態で覚える

6T セル

SRAM の 1 ビットは、インバータ 2 個を向かい合わせにしたものである。

インバータ A の出力がインバータ B の入力、 インバータ B の出力がインバータ A の入力になっている。

これは 正帰還ループである。

• Q = H なら、QB = L になり、その QB が Q を H に保つ
• Q = L なら、QB = H になり、その QB が Q を L に保つ

つまり どちらの状態も自己保持する。これがメモリになる。

なぜ「たすき掛け」で覚えられるのか.

山の頂上にボールを置くと、どちらかに転がり落ちて止まる。 谷は 2 つ（Q=H と Q=L）あり、どちらに落ちてもそこに留まる。

12 章のメタステーブルは、 このボールが頂上で止まってしまった状態である。 SRAM セルもフリップフロップも同じ回路なので、同じ現象が起きる。

読み出し

1. BL と BLB を両方 VDD にプリチャージする
2. WL（ワード線）を H にする → M5・M6 が導通
3. Q = L 側のビット線が、M1 を通じてゆっくり放電される
4. BL と BLB に 数十 mV の差が出たところで、センスアンプが増幅して 0/1 を判定

ポイント: 差が数十 mV になった時点で判定する。 フルスイング（0 V まで放電）を待たない。だから速い。

読み出しでデータが壊れかける.

WL を開けた瞬間、VDD にプリチャージされた BL が、 Q = L のノードを引き上げようとする。 これが強すぎるとセルが反転してしまう（リードディスターブ）。

防ぐには、M1（プルダウン NMOS）を M5（アクセス）より強くする。 この強さの比を βレシオ（通常 1.2〜2）と呼ぶ。 SRAM セルのトランジスタサイズが全部違うのは、この調整のためである。

書き込み

1. BL を書きたい値、BLB をその反転にドライブする
2. WL を H にする
3. ビット線ドライバがセルのインバータより強いので、セルが力ずくで反転する

書き込みでは「アクセストランジスタがセルの PMOS に勝つ」必要がある。 読み出しでは「セルの NMOS がアクセストランジスタに勝つ」必要がある。

この 2 つは相反する要求である。 SRAM の設計が難しいのはここで、 電圧を下げるほど両立が難しくなる（低電圧化の壁）。

SRAM の性質——構造から出てくること

MCU の RAM が SRAM なのは、最後の行が理由である。 DRAM や Flash は特殊な製造工程が要るが、SRAM は普通の CMOS で作れる。

ソフトの人が知っておくと得すること.

• SRAM は電源が入っていれば内容が残る。 リセットしても消えない。 → ウォッチドッグリセット後にログを引き継ぐ、といった技が使える （ただし「リセット時にクリアする」スタートアップコードが動くと消える）
• 未初期化の SRAM の値はランダムだが、個体ごとに偏りがある。 これを利用したのが SRAM PUF（IoT セキュリティ編 04 章）
• 消費電力はアクセス頻度でほぼ決まらない。 容量に比例したリークが常に流れる

3. DRAM——キャパシタの電荷で覚える

1T1C セル

トランジスタ 1 個とキャパシタ 1 個だけ。 これが DRAM が高密度な理由である。

セル面積は理論限界に近く、6F²（F = 最小加工寸法）程度。 SRAM の 6T セルは 120〜150F² なので、20 倍以上の差がある。

読み出し——破壊読み出し

1. BL を VDD/2 にプリチャージする
2. WL を H にして、セルのキャパシタを BL に繋ぐ
3. 電荷が分配される

セル容量 \(C_s \approx 25\) fF に対し、 ビット線容量 \(C_{BL} \approx 250\) fF（数百セルがぶら下がっている）。

\(V_{DD} = 1.2\) V、セルが H（1.2 V）なら:

わずか 55 mV。 これをセンスアンプで増幅して判定する。

ここで 2 つの重大な帰結が出る.

(1) 読むと壊れる。 電荷を BL に分けてしまったので、セルの電荷はもう元の値ではない。 だから DRAM は 読み出した直後に必ず書き戻す（センスアンプが増幅した フル電圧をセルに戻す）。これを リストアと呼ぶ。

(2) ビット線を長くできない。 \(C_{BL}\) が増えると \(\Delta V\) が減る。 だから 1 本のビット線にぶら下げられるセル数には上限がある（256〜1024 程度）。 DRAM の内部が細かくバンク分割されているのはこのためである。

リフレッシュ

キャパシタの電荷は、アクセストランジスタのオフリーク・接合リークで漏れる。

保持時間は室温で 64 ms 程度（規格上の保証値）。 だから 64 ms 以内に全行を読んで書き戻す必要がある。これがリフレッシュ。

温度でリフレッシュ周期が変わる.

リーク電流は温度で指数関数的に増える（10 ℃ で約 2 倍）。 だから 85 ℃ を超えると周期を半分（32 ms）にする。 DDR3 以降には温度センサが内蔵されていて、 温度に応じてリフレッシュ頻度を自動で変えるモードがある。

逆に、冷やすと保持時間が劇的に伸びる。 これがコールドブート攻撃（メモリを冷却して電源断後も内容を読む）の原理である。

DRAM の性質

「ランダムアクセスは遅いが、連続アクセスは速い」 という DRAM の性格は、 行を開ける（活性化する）のが高コストという構造から来ている。

ソフトの人が知っておくと得すること.

配列を行方向に走査するのと列方向に走査するので速度が何倍も違うのは、 キャッシュラインの話であると同時に、DRAM の「開いた行」の話でもある。 同じ行の中を連続で読めば、行の開け閉めが起きない。

Row Hammer——構造由来の脆弱性.

同じ行を極めて高頻度でアクセスすると、 隣接する行のセルの電荷が抜けてビットが反転する。 微細化でセル間の距離が縮まったために顕在化した。

これは「ソフトのバグ」ではなく 物理現象なので、 ソフト側での完全な防御は難しい。 対策は主にハード側（TRR、ECC、リフレッシュ頻度増加）。

4. 不揮発メモリ——絶縁膜に電荷を閉じ込める

フローティングゲート

MOSFET のゲートの下に、どこにも繋がっていない導体（フローティングゲート） を埋め込む。

フローティングゲートは絶縁膜で完全に囲まれている。 一度電子を入れると、逃げ道がない。

電子が入っている → 閾値電圧 \(V_{th}\) が上がる → 読み出し電圧では ON しない → "0" 電子が入っていない → \(V_{th}\) が低い → 読み出し電圧で ON する → "1"

つまり 1 ビットの情報を「そのトランジスタの閾値電圧」として保存している。

なぜ 10 年保持できるのか.

絶縁膜（SiO₂）のバリアは約 3.2 eV。 室温の熱エネルギー（0.026 eV）では、 電子がこれを越える確率は天文学的に小さい。

ただし 完全にゼロではない。だから保持期間は「10 年」と有限に書かれる。 しかも高温では急速に悪化する（データ保持は温度で加速される）。 車載品が高温での保持を厳しく規定するのはこのため。

書き込みと消去——高電圧が要る

3.3 V の MCU の中で、なぜ 18 V が作れるのか。 → チャージポンプ（内蔵の昇圧回路）で作っている。

これが Flash の制約のほぼ全部を説明する.

制約	理由
書き込みが遅い（µs〜ms）	トンネル電流はごく小さい。時間をかけて電荷を運ぶ
消去がもっと遅い（ms〜s）	同上 + 大きなブロックを一度に処理
書き込み中は読めない（RWW 制約）	チャージポンプが動いていて内部が高電圧
消費電流が跳ねる	チャージポンプの動作電流。書き込み中は数 mA〜数十 mA
書き換え回数に限りがある	高電圧で絶縁膜が少しずつ壊れる
電圧が足りないと書けない	チャージポンプが規定電圧を作れない

なぜ書き換え回数に制限があるのか

トンネル酸化膜を電子が通過するたびに、膜に欠陥（トラップ）が少しずつ増える。

1. トラップに電子が捕まる → \(V_{th}\) がずれる → 0/1 の判定余裕が減る
2. トラップが繋がる → リーク経路ができる → 電荷が抜ける → データが消える

多値化すると耐性が落ちるのはなぜか.

1 セルに 3 ビット（TLC）入れるということは、 閾値電圧を 8 段階に区別するということである。

同じ \(V_{th}\) のずれでも、TLC ではすぐ隣の状態と重なってしまう。 だから「劣化した」と判定される回数が早く来る。

同じ物理セルでも、SLC モードで使えば耐性は 100 倍になる。 産業用 SSD が「pSLC モード」を持つのはこのため。

NOR と NAND——並べ方の違いが全部を決める

MCU の内蔵 Flash が NOR なのは、XIP（そこから直接命令をフェッチする） できる必要があるからである。

NAND は「エラーが出る前提」で設計されている.

NAND は出荷時点で不良ブロックが存在する（Bad Block Table が 工場で書き込まれている）。使用中にも増える。 ビットエラーも日常的に発生する。

だから NAND を使うシステムには必ず:

• ECC（BCH や LDPC。TLC では 1 KB あたり数十ビット訂正）
• ウェアレベリング（書き込みを分散させる）
• 不良ブロック管理

が必要になる。SSD や eMMC はこれらを内蔵コントローラでやってくれる （だから「生の NAND」より高い）。

→ 誤り訂正の詳細は姉妹シリーズ「符号と暗号」を参照。

なぜ「消去してからでないと書けない」のか

Flash の書き込みは 1 → 0 の方向しかできない（電子を注入する方向）。 0 → 1 に戻すには消去が必要で、消去はブロック単位でしかできない。

なぜブロック単位かというと、 消去は基板側から一括で高電圧をかけるからである。 セルごとに基板を分離することはできない。

これがファイルシステムの設計を支配する.

• 上書きができない → 新しい場所に書いて、古い場所を無効にする（ログ構造）
• 無効な領域が溜まる → まとめて回収する（ガベージコレクション）
• 有効データを退避してからブロック消去 → 書いた量より多く書く （Write Amplification）
• 同じブロックばかり消すと死ぬ → ウェアレベリング

LittleFS、SPIFFS、YAFFS、F2FS といったフラッシュ向けファイルシステムが 普通の FAT と違う構造をしているのは、全部このためである。

Flash の書き換えと摩耗を見る

書き込み単位・消去単位・ウェアレベリングの有無を変えて、 Write Amplification と寿命がどう変わるかを見る。

5. EEPROM——なぜ 1 バイト書けるのか

EEPROM も原理は Flash と同じフローティングゲートである。違いは構成。

バイトごとに選択トランジスタを付けたので、バイト単位で消去できる。 その代わり面積が倍になる。

「EEPROM がない MCU」で設定値を保存するには.

最近の MCU は EEPROM を積まず、Flash だけのものが多い。 その場合は次のどれかになる。

方法	内容
EEPROM エミュレーション	Flash の 2 セクタを交互に使い、追記でログ的に書く。ベンダがライブラリを提供している
外付け EEPROM	I2C/SPI の 24Cxx / 25Cxx シリーズ。数十円
FRAM	後述。書き換え無限・高速
RTC のバックアップレジスタ	数十バイト。電池が要る

注意: EEPROM エミュレーションは「書き込み中に電源が切れる」ケースを 必ず検証すること。 ここは事故が多い。

6. 新しい不揮発メモリ

FRAM は組み込みで実際に効く.

• ログを取り続ける用途で Flash の寿命を気にしなくてよい
• 書き込みに時間がかからないので、電源断でデータが中途半端にならない
• 消費エネルギーが小さいので、エナジーハーベスティング機器に向く

弱点は容量と単価、そして読み出しが破壊的（DRAM 同様、書き戻す）。

7. 実務——MCU のメモリマップと使い分け

典型的な MCU の中身:

気をつけること

「Flash の寿命」を実感する計算.

1 分に 1 回、設定値を Flash セクタに書き換えるプログラムがあるとする。 耐性 10⁴ 回とすると:

\[ \frac{10^4\ \text{回}}{60\ \text{回/時}} = 167\ \text{時間} \approx 7\ \text{日} \]

1 週間で壊れる。

対策は、(1) 書き込み頻度を落とす、(2) 追記型にして摩耗を分散する、 (3) FRAM か外付け EEPROM を使う、(4) RAM にためて電源断検出時に書く。

メモリ階層のアクセス時間を比べる

レジスタから外部 Flash まで、アクセス時間を対数スケールで並べる。 「なぜ階層が要るのか」が桁の差として見える。

まとめ

次章からは第 V 部——電源 IC に入る。 まずは最も基本的な、LDO の中身から。