組み込み回路 08 · オペアンプの応用と現実の制約

Chapter 08

オペアンプの応用と現実の制約

この章がなぜ必要なのか——「仮想短絡」は近似であり、必ず破れるから.

教科書は「オペアンプの 2 つの入力は同電位になる(仮想短絡)」と教える。 これは開ループ利得が無限大なら正しい。

だが実際の利得は有限(07 章)で、しかも周波数が上がると急激に下がる。 だから——

どこまでが理想どおりで、どこから破れるかを知ることが、この章の目的である。

この章で使う既出の用語(定義は各リンク先). コンデンサ(02 章 7 節)、バターワース(03 章 4 節)、オペアンプ(05 章)、増幅(05 章 2 節)、MOSFET(06 章 6 節)、飽和(06 章 3 節)、GBW(07 章 3 節)、単電源用(07 章 2 節)、直流精度(07 章 6 節)、高インピーダンス源(07 章 6 節)

1. 負帰還の原理

Vin++−AオペアンプVoutβ帰還回路A_CL = A/(1 + Aβ) ≈ 1/β(Aβ ≫ 1 のとき)
ループ利得 Aβ が大きいほど、閉ループ利得は素子のばらつきではなく帰還回路(抵抗比)だけで決まる

閉ループ利得は

\[ A_{CL} = \frac{A}{1 + A\beta} \]

\(A\beta \gg 1\) なら

\[ A_{CL} \approx \frac{1}{\beta} \]

これが負帰還の本質である.

オペアンプ自身の利得 \(A\)(ばらつく・温度で変わる・周波数で変わる)が式から消え、 帰還回路 \(\beta\)(抵抗比)だけで決まる。

だから 07 章で見たとおり、開ループ利得は高ければ高いほどよい。 \(A\beta \gg 1\) という条件を、広い周波数範囲で満たすためである。

ループ利得と誤差

\(A\beta\) をループ利得と呼ぶ。理想からのずれは

\[ \frac{A_{CL}}{1/\beta} = \frac{A\beta}{1 + A\beta} = \frac{1}{1 + 1/(A\beta)} \]
\(A\beta\)理想からの誤差
10−9.1 %
100−1.0 %
1000−0.1 %
10000−0.01 %

必要な精度からループ利得が決まる.

「10 倍の増幅を 0.1 % の精度で」なら、\(A\beta > 1000\)、 つまり \(\beta = 1/10\) なので \(A > 10000\)(80 dB)が要る。

GBW 10 MHz のオペアンプで、\(A = 10000\) を保てるのは \(f < 10\ \text{MHz} / 10000 = 1\) kHz まで。

1 kHz を超えると精度が落ち始める。 これが帯域の実質的な意味である。

2. 基本回路

非反転増幅

−++VinVoutRfRg利得 = 1 + Rf/Rg
非反転増幅。入力インピーダンスが高く、利得は必ず 1 以上になる
\[ A_v = 1 + \frac{R_f}{R_g} \]
特性内容
入力インピーダンス極めて高い(オペアンプの入力そのもの)
利得の最小値1(1 未満にはできない)
同相入力信号がそのまま同相入力になる → CMRR と同相入力範囲が効く

反転増幅

−+RinVinVoutRf仮想接地利得 = −Rf/Rin
反転増幅。−入力は仮想的に GND 電位に固定されるので、入力インピーダンスは Rin そのものになる
\[ A_v = -\frac{R_f}{R_{in}} \]
特性内容
入力インピーダンス\(R_{in}\) に等しい(仮想接地のため)
利得1 未満も可能
同相入力常に基準電位で固定 → CMRR の影響を受けない

どちらを使うか.

状況選択
高インピーダンス源非反転(入力インピーダンスが高い)
加算・減算が必要反転(仮想接地に複数入力を集められる)
極性を反転したくない非反転
高精度(CMRR の影響を避けたい)反転
単電源で GND 付近の信号非反転(RRI 品種と組み合わせ)

ボルテージフォロワ(バッファ)

−+VinVout利得 = 1
ボルテージフォロワ。電圧は変えず、インピーダンスだけを下げる。ADC の前段で最も使う形
\[ V_{out} = V_{in} \]

利得 1。インピーダンス変換のためだけに使う。

最も使われる回路であり、最も不安定になりやすい回路でもある.

\(\beta = 1\)(全帰還)なので、ループ利得が最大になる。 ループ利得が大きいほど、位相余裕が小さくなり、発振しやすい(後述)。

データシートに「ユニティゲイン安定 (unity-gain stable)」と 書かれているか必ず確認すること。 非補償型オペアンプ(07 章)は、利得 1 では発振する。

差動増幅(減算)

−+R1V1R2R1V2R2VoutVout = (V2 − V1)·R2/R1CMRR は抵抗のマッチング次第
差動増幅。±1 % の抵抗では CMRR は 34 dB 程度しか出ない。精度が要るなら計装アンプを使う
\[ V_{out} = \frac{R_2}{R_1}(V_2 - V_1) \]

抵抗が完全に一致していればの話である。

CMRR は抵抗のマッチングで決まる.

抵抗が \(\epsilon\) の割合でずれていると、

$$\text{CMRR} \approx \frac{1 + R_2/R_1}{4\epsilon}$$

抵抗精度CMRR
±1 %約 34 dB(利得 1 のとき)
±0.1 %約 54 dB
±0.01 %約 74 dB

オペアンプ自体の CMRR が 100 dB でも、抵抗が ±1 % なら 34 dB になる。

対策:

計装アンプ(インスツルメンテーションアンプ)

計装アンプ(3 オペアンプ構成)V1−+A1V2+−A2RgRg 1 本で利得が決まる−+A3Vout入力バッファで高インピーダンス化し、差動段のマッチングは IC 内部で作り込まれているブリッジ・シャント・熱電対のような微小な差動信号に使う
計装アンプ。抵抗の外付けマッチングに頼らないので、差動増幅より遥かに高い CMRR が得られる
\[ A_v = \left(1 + \frac{2R_1}{R_g}\right) \cdot \frac{R_3}{R_2} \]
特性内容
入力インピーダンス両入力とも極めて高い
CMRR100〜130 dB(内部でトリミング済み)
利得設定抵抗 1 本(\(R_g\))だけで決まる

用途: ロードセル、ブリッジセンサ、生体信号、シャント電流検出

ブリッジセンサには計装アンプがほぼ必須である.

ロードセルの出力は、2.5 V の同相電圧の上に、数 mV の差動信号が乗っている。 差動増幅(抵抗 4 本)では CMRR が足りず、同相電圧の変動が誤差になる。

計装アンプなら CMRR 110 dB なので、 同相 2.5 V の 1 % 変動(25 mV)が、出力に \(25\ \text{mV} / 10^{5.5} \approx 0.08\ \mu\)V しか現れない。十分に無視できる。

3. 現実の制約 1 — 帯域

閉ループ帯域

\[ f_{-3dB} = \frac{\text{GBW}}{A_{CL}} \]

ノイズゲイン

安定性と帯域を決めるのは、信号利得ではなく「ノイズゲイン」である。

\[ G_N = 1 + \frac{R_f}{R_g} \]

反転増幅(利得 \(-R_f/R_{in}\))でも、ノイズゲインは \(1 + R_f/R_{in}\) である。

利得 −1 倍の反転増幅は、ノイズゲイン 2 である.

つまり、利得 1 のバッファより帯域が広く、安定性も高い。 「利得 1」といっても、反転か非反転かで挙動が違う。

利得と帯域を確かめる

GBW・設定利得を変えて、周波数特性と位相余裕を確かめられる。

4. 現実の制約 2 — スルーレート

出力が変化できる最大速度。

\[ \text{SR} = \left.\frac{dV_{out}}{dt}\right|_{max} = \frac{I_{tail}}{C_c} \]

07 章の内部回路から出てくる。テール電流で補償容量を充電する速度が上限である。

種類SR の目安
汎用(LM358 など)0.3〜0.5 V/µs
汎用(TL07x)13 V/µs
高速100〜1000 V/µs
超高速数千 V/µs

フルパワー帯域幅

振幅 \(V_p\) の正弦波を歪みなく出力できる最大周波数は

\[ f_{max} = \frac{\text{SR}}{2\pi V_p} \]
SR振幅 1 V振幅 5 V
0.5 V/µs80 kHz16 kHz
13 V/µs2.1 MHz414 kHz
100 V/µs16 MHz3.2 MHz

GBW が足りていても、スルーレートで制限されることがある.

「GBW 1 MHz のオペアンプで、利得 1、100 kHz の信号を扱う」—— 帯域は足りている。だが振幅が 5 Vpp なら

$$\text{必要な SR} = 2\pi \times 100\ \text{kHz} \times 2.5\ \text{V} = 1.6\ \text{V}/\mu\text{s}$$

LM358(0.5 V/µs)では三角波になってしまう。

小信号帯域(GBW)と大信号帯域(SR)は別物である。 両方確認すること。

スルーレート制限を見る

SR・信号振幅・周波数を変えて、出力波形の歪みを確かめられる。

5. 現実の制約 3 — 安定性と発振

位相余裕

利得が 0 dB になる周波数での、位相回転の 180° までの余裕。

位相余裕挙動
90°オーバーシュートなし。理想的だが遅い
60°オーバーシュート約 9 %。良好
45°オーバーシュート約 23 %。許容範囲
30°オーバーシュート約 37 %。リンギングが目立つ
0°発振

03 章の Q 値と同じ話である.

位相余裕 60° ≈ \(Q = 0.7\)(バターワース) 位相余裕が小さい ≈ \(Q\) が大きい ≈ リンギング

容量性負荷 — 最も多い発振原因

オペアンプVoutC_L出力抵抗 R_o と組んで第 2 の極を作る → 発振
容量負荷は最も多い発振原因。ケーブル 1 m でも 100 pF 程度ある

オペアンプの出力抵抗 \(R_o\) と \(C_L\) が極を作る。

\[ f_p = \frac{1}{2\pi R_o C_L} \]

この極が GBW 付近に来ると、位相余裕が失われて発振する。

負荷影響
ケーブル(数十 pF/m)数 m で数百 pF
ADC の入力容量数十 pF
MOSFET のゲート数百 pF〜数 nF
フィルタのコンデンサ用途による

対策:

方法内容
直列抵抗(アイソレーション抵抗)出力に 10〜100 Ω を直列に入れる。最も簡単で効果的
帰還を抵抗の外から取る直流精度を保ちつつ、交流的に分離する
スナバ回路R + C を負荷に並列に入れる
容量性負荷対応の品種を選ぶデータシートに規定がある
オペアンプR_iso負荷C_LC_fR_iso で C_L を切り離し、C_f で高周波だけ内側から帰還を取る
絶縁抵抗 + 外側帰還。直流精度を保ったまま、位相余裕を回復する定石

直列抵抗を入れると、出力インピーダンスがその分増える.

直流精度が要るなら、帰還をアイソレーション抵抗の外側から取る。 ただし帰還ループに極が増えるので、\(C_f\) で補償する必要がある。

実務では、まず 10〜47 Ω を入れて実測するのが早い。

帰還抵抗と入力容量

−+入力C_in入力容量(IC + 配線 + ソケット)VoutR_fR_f × C_in で極ができ位相余裕を食う
帰還抵抗と入力容量が作る極。TIA や高抵抗の反転増幅で必ず問題になる。C_f を並列に足して打ち消す

\(R_f\) と \(C_{in}\) が極を作り、位相余裕を食う。

\[ f_p = \frac{1}{2\pi R_f C_{in}} \]
\(R_f\)\(C_{in} = 10\) pF での極
1 kΩ16 MHz
100 kΩ160 kHz
1 MΩ16 kHz ← 危険

対策: 帰還抵抗に並列に小容量(数 pF)を入れる。

\[ C_f > \sqrt{\frac{C_{in}}{2\pi R_f \cdot \text{GBW}}} \]

トランスインピーダンスアンプ(フォトダイオード)では、これが本質的な問題になる.

フォトダイオードの容量(数十 pF〜数 nF)が \(C_{in}\) として効く。 \(R_f\) は 1 MΩ 級。必ず \(C_f\) が必要である。

\(C_f\) を入れると帯域が \(1/(2\pi R_f C_f)\) に制限されるので、 感度と帯域のトレードオフになる。

発振の原因と対策を確かめる

負荷容量・帰還抵抗・アイソレーション抵抗を変えて、ステップ応答を確かめられる。

6. 単電源での使い方

単電源(例: 0〜3.3 V)では、負の信号を扱えない。

VCCRV_ref = VCC/2(仮想的な「GND」)RC必ずバッファするか、十分な容量でインピーダンスを下げること
単電源で交流信号を扱うときの基準電位。分圧だけだとインピーダンスが高く、信号で揺れてしまう

信号を \(V_{CC}/2\) を中心に振らせる。

注意点内容
Vref のインピーダンス分圧だけでは高い。バッファするか、コンデンサでバイパスする
同相入力範囲GND 付近を扱うなら単電源用オペアンプ(07 章)
出力振幅GND 付近まで振らせるなら RRO
ダイナミックレンジ中心が \(V_{CC}/2\) なので、実効的な振幅は半分になる

7. よくある実装の失敗

失敗症状原因と対策
デカップリングがない/遠い発振、ノイズ電源ピン直近に 100 nF(16 章)
未使用回路の入力が開放発振、消費電流増、隣接回路に干渉バッファ接続するか、入力を固定する
入力が電源より高い/低いラッチアップ、破壊直列抵抗で電流制限、クランプダイオード
帰還ループが長い発振帰還経路を短く。オペアンプの直近に配置
容量性負荷リンギング、発振アイソレーション抵抗
入力バイアス電流の経路がない出力が飽和するDC 帰還経路を必ず作る(AC 結合時は特に)
単電源で GND 付近を扱うクリップ、歪み単電源用/RRI 品種を選ぶ

「未使用オペアンプの処理」は本当によく忘れられる.

4 回路入り(LM324 など)で 3 回路しか使わない場合、 残り 1 回路の入力を開放してはいけない。

−+V_ref未使用のオペアンプは、必ずボルテージフォロワにして入力を固定する
未使用セクションを開放すると、出力がレールに張り付いて発振し、消費電流と熱が増える

開放にすると発振し、その振動が電源経由で他の回路に混入する。

8. この章のまとめ

ポイント内容
負帰還の本質オペアンプの \(A\) が式から消え、帰還回路だけで決まる
ループ利得\(A\beta\)。必要な精度から要求利得が決まる
非反転 vs 反転高インピーダンス源は非反転、高精度・加算は反転
ボルテージフォロワ最もよく使い、最も不安定になりやすい。ユニティゲイン安定を確認
差動増幅の CMRR抵抗のマッチングで決まる。±1 % なら 34 dB しかない
計装アンプ入力インピーダンス高・CMRR 110 dB・抵抗 1 本で利得設定
ノイズゲイン安定性と帯域を決めるのは信号利得ではなく \(1 + R_f/R_g\)
スルーレートGBW とは別の制限。\(f_{max} = \text{SR}/(2\pi V_p)\)
位相余裕60° でオーバーシュート約 9 %。0° で発振
容量性負荷最も多い発振原因。アイソレーション抵抗 10〜100 Ω が効く
\(R_f\) と \(C_{in}\)高抵抗帰還では極ができる。\(C_f\) で補償(TIA では必須)
単電源\(V_{CC}/2\) の仮想 GND。Vref はバッファかバイパスする
未使用回路必ずボルテージフォロワにして固定。開放は発振の元

次章では、オペアンプと似て非なる素子—— コンパレータと、発振回路・PLL を扱う。