Chapter 07
オペアンプの内部回路 — 中を知れば仕様が読める
この章がなぜ必要なのか——データシートの数値が、内部構造から出てくるから.
「入力オフセット電圧 ±2 mV」「入力バイアス電流 10 nA」「GBW 10 MHz」 「スルーレート 5 V/µs」「PSRR 80 dB」「出力振幅 VDD−0.2 V」
これらはすべて、内部回路の構造から導かれる値である。
中身を知らずにスペック表を見ると、どの数値が自分の用途で効くのか判断できない。 逆に、内部を知っていれば「この用途ならこの数値を見るべきだ」が分かる。
この章で使う既出の用語（定義は各リンク先）. バイアス（01 章 4 節）、コンデンサ（02 章 7 節）、ソースインピーダンス（03 章 6 節）、オペアンプ（05 章）、スイッチ（05 章 2 節）、増幅（05 章 2 節）、CMRR（06 章 5 節）、不可（06 章 6 節）
1. オペアンプの基本構成
ほぼすべてのオペアンプが、この 3 段構成である。
| 段 | 役割 | 決める仕様 |
|---|---|---|
| 入力段（差動対） | 2 入力の差を電流に変換 | オフセット電圧・入力バイアス電流・入力ノイズ・CMRR・同相入力範囲 |
| 利得段 | 電圧利得を稼ぐ | 開ループ利得・GBW・位相余裕 |
| 出力段 | 電流を供給する | 出力振幅・出力電流・スルーレート（一部） |
オペアンプの内部を追う
各段をクリックすると、その段の回路と、そこから決まる仕様が表示される。
2. 入力段 — 差動対
06 章で見た差動対がそのまま使われる。
ここから決まる仕様
入力オフセット電圧 \(V_{OS}\)
2 つの入力トランジスタが完全に同じでないために生じる。
| 入力段の種類 | \(V_{OS}\) の典型値 |
|---|---|
| バイポーラ（汎用） | 1〜5 mV |
| バイポーラ（精密） | 25〜100 µV |
| CMOS（汎用） | 1〜10 mV |
| チョッパ／ゼロドリフト | 1〜10 µV |
ゼロドリフト（チョッパ安定化）オペアンプの仕組み.
オフセットを常時測定して、打ち消し続ける。
- 入力を周期的に入れ替える（チョッピング）
- オフセットは極性が反転し、信号は反転しない
- 平均すればオフセットだけが消える
結果、オフセットが µV オーダーになり、温度ドリフトもほぼゼロになる。
代償: チョッピング周波数のノイズが出る（数十 kHz〜数百 kHz）。 帯域も狭い。直流精度が要る用途（ロードセル、熱電対）に最適。
入力バイアス電流 \(I_B\)
| 入力段 | \(I_B\) | 理由 |
|---|---|---|
| バイポーラ | 10 nA〜1 µA | ベース電流が必要 |
| バイポーラ（入力バイアス補償あり） | 1〜10 nA | 内部で打ち消している |
| JFET | 1〜50 pA | ゲートは逆バイアスされた PN 接合 |
| CMOS | 0.1〜10 pA | ゲートは絶縁されている |
入力バイアス電流が誤差になる仕組み.
高インピーダンス源では、わずかなバイアス電流が大きな電圧誤差に化ける。FET 入力を選ぶ理由 \(I_B = 100\) nA、\(R_s = 1\) MΩ なら
$$V_{error} = 100\ \text{nA} \times 1\ \text{M}\Omega = 100\ \text{mV}$$
オフセット電圧より遥かに大きい誤差になる。
対策 1: 両入力のソースインピーダンスを揃える。 \(I_{B+}\) と \(I_{B-}\) はほぼ同じなので、同じ抵抗で打ち消せる。 残るのは入力オフセット電流 \(I_{OS} = |I_{B+} - I_{B-}|\) だけになる。
対策 2: 高インピーダンス源には CMOS / JFET 入力を使う。 フォトダイオード、pH 電極、高抵抗分圧——これらは必ず FET 入力。
入力ノイズ
| 種類 | 単位 | 支配する領域 |
|---|---|---|
| 電圧ノイズ \(e_n\) | nV/√Hz | 低インピーダンス源 |
| 電流ノイズ \(i_n\) | fA/√Hz | 高インピーダンス源（\(i_n \times R_s\) が効く） |
| 1/f ノイズ | — | 低周波（コーナー周波数以下） |
（3 項目は抵抗の熱雑音、03 章）
最適な入力段は、ソースインピーダンスで決まる.
\(e_n = i_n R_s\) となる \(R_s\) をノイズ最適インピーダンスという。
ソース抵抗 適した入力段 < 1 kΩ バイポーラ（\(e_n\) が小さい。1 nV/√Hz 級もある） 1 k〜100 kΩ どちらでも > 100 kΩ CMOS / JFET（\(i_n\) が極小） 「低ノイズオペアンプ」という言葉だけで選んではいけない。 何に対して低ノイズかは、ソースインピーダンスで決まる。
同相入力範囲と CMRR
差動対が正常に動作するには、入力が一定範囲になければならない。
| 種類 | 同相入力範囲 |
|---|---|
| 一般的なオペアンプ | \(V_{EE}+1.5\) V 〜 \(V_{CC}-1.5\) V |
| 単電源用 | \(V_{EE}\)（GND）を含む |
| レールツーレール入力 (RRI) | \(V_{EE}\) から \(V_{CC}\) まで |
レールツーレール入力の仕組みと落とし穴.
NPN 差動対と PNP 差動対（または NMOS と PMOS）を並列に置き、切り替える。
- 低い入力電圧では PNP 側が働く
- 高い入力電圧では NPN 側が働く
- 中間で切り替わる
問題: 切り替わり点でオフセット電圧が飛ぶ。 オフセットが 1 mV → −1 mV に変わる、といったことが起きる。 同相入力が範囲全体を動く用途（差動アンプ、コンパレータ）では、 この不連続が誤差になる。
最近はチャージポンプで内部電源を昇圧して、 単一の差動対でレールツーレールを実現する品種もある（切り替えがない）。
3. 利得段 — 高利得と位相補償
開ループ利得
100 dB（10 万倍）〜 140 dB（1000 万倍）が典型的である。
なぜそんなに高い利得が要るのか → 08 章の負帰還で説明する。
位相補償と GBW
補償容量 \(C_c\) が、開ループ特性を決める。
| 記号 | 意味 |
|---|---|
| \(f_{p1}\) | 主極（ドミナントポール）。数 Hz〜数百 Hz |
| GBW | 利得帯域幅積。利得 1 になる周波数 |
GBW が「積」であることの意味.
$$A_v \times f_{-3dB} = \text{GBW}\ (\text{一定})$$
設定した利得 使える帯域（GBW = 10 MHz のとき） 1 倍 10 MHz 10 倍 1 MHz 100 倍 100 kHz 1000 倍 10 kHz 利得を上げると帯域が狭くなる。 これは物理的な制約である。
「100 倍の利得で 1 MHz 欲しい」なら、GBW 100 MHz 以上のオペアンプが要る。 あるいは10 倍 × 10 倍の 2 段構成にする（各段 1 MHz で足りる）。
なぜ −20 dB/decade にするのか
安定性のためである。
負帰還をかけた回路が発振しないためには、 利得が 1（0 dB）になる周波数で、位相回転が 180° 未満でなければならない。
- 1 次の極（−20 dB/dec）だけなら、位相回転は最大 90° → 安定
- 2 次の極（−40 dB/dec）があると 180° に達する → 発振しうる
だから意図的に主極を低くして、1 次の傾きを長く保つ。 これが「位相補償」である。
代償: 帯域が犠牲になる.
補償なしなら数十 MHz の帯域が出せるところを、 数 MHz に落として安定性を買っている。
非補償型（デコンペンセイテッド）オペアンプという製品もある。 「利得 5 倍以上で使うこと」という条件付きで、広帯域を提供する。 高速用途では選択肢になる。
ミラー補償の巧さ
\(C_c\) は利得段の入出力間に入っている。ミラー効果により、 入力から見た実効容量は
\(A_2\) が 1000 倍なら、10 pF の容量が 10 nF に見える。
これが IC 化の鍵である.
10 nF のコンデンサを IC 上に作るのは面積的に不可能だが、 10 pF なら作れる。ミラー効果で 1000 倍に増幅する。
「小さい部品で大きな効果を得る」——IC 設計の常套手段である。
4. 出力段
プッシュプル（クラス AB）
| クラス | 特徴 |
|---|---|
| クラス A | 常に電流が流れる。歪みが小さいが電力を食う |
| クラス B | 半分ずつ。クロスオーバー歪みが出る |
| クラス AB | わずかにバイアスを流す。歪みと効率のバランス |
出力振幅
| 出力段 | 振幅 |
|---|---|
| エミッタフォロワ（BJT） | \(V_{CC} - 1\) V 〜 \(V_{EE} + 1\) V |
| レールツーレール出力（RRO、CMOS） | \(V_{CC} - 数十 mV\) 〜 \(V_{EE} + 数十 mV\) |
レールツーレール出力は「ソース接地」構成である.
エミッタ／ソースフォロワではなく、ドレインを出力にする。 するとオン抵抗の電圧降下だけで済むので、電源電圧近くまで振れる。
代償: 出力インピーダンスが高い。
- 負荷によって振幅が変わる（\(V_{OH}\) は負荷電流で規定される）
- 容量性負荷で不安定になりやすい（08 章）
「レールツーレール」と書いてあっても、 無負荷での値であることが多い。負荷電流での規定を確認すること。
出力電流と保護
| 仕様 | 内容 |
|---|---|
| 出力電流 | 汎用で数 mA〜数十 mA。パワーオペアンプで数百 mA〜数 A |
| 短絡保護 | 多くの品種が内蔵。ただし連続短絡には耐えない場合がある |
| 容量性負荷 | 多くのオペアンプは 100 pF 程度で不安定になる（08 章） |
5. 電源除去比 (PSRR)
電源の変動が出力にどれだけ現れるか。
| 周波数 | PSRR の目安 |
|---|---|
| DC | 80〜120 dB |
| 1 kHz | 70〜100 dB |
| 100 kHz | 20〜40 dB |
| 1 MHz | 0〜20 dB |
PSRR は高周波で急激に劣化する.
スイッチング電源のリプル（数百 kHz）は、ほとんど除去されない。
だから——
「オペアンプの PSRR が 100 dB あるから電源は適当でよい」は誤り。
6. データシートの読み方
用途別に見るべき数値
| 用途 | 重視すべき仕様 |
|---|---|
| 直流精度（ロードセル、熱電対） | \(V_{OS}\)、\(V_{OS}\) のドリフト、\(I_{OS}\)、1/f ノイズ、CMRR、PSRR |
| 交流信号（オーディオ、振動） | GBW、スルーレート、THD、\(e_n\) |
| 高インピーダンス源（フォトダイオード） | \(I_B\)、\(i_n\)、入力容量 |
| 高速（ADC ドライバ） | GBW、スルーレート、セトリング時間、容量性負荷耐性 |
| 単電源・低電圧 | 同相入力範囲、出力振幅、動作電源電圧 |
| 低消費電力 | 静止電流 \(I_Q\)、シャットダウン機能 |
「万能なオペアンプ」は存在しない.
低オフセット・広帯域・低ノイズ・低消費電力をすべて満たす品種はない。 どれかを犠牲にして他を得る、というトレードオフになっている。
だから用途を明確にしてから選ぶ。 「とりあえず汎用オペアンプ」で始めて、問題が出たら特性を見直す、 という進め方が現実的である。
型番の慣習
| 型番 | 特徴 |
|---|---|
| LM358 / LM324 | 単電源汎用。安い。GND を含む入力範囲。低速・クロスオーバー歪みあり |
| TL07x / TL08x | JFET 入力。低バイアス電流。オーディオ向け |
| OPA / ADA / MAX / LT 系 | 各社の高性能シリーズ。用途特化 |
| 末尾の数字 | 1 = 単、2 = 2 回路、4 = 4 回路 |
7. この章のまとめ
| ポイント | 内容 |
|---|---|
| 3 段構成 | 差動入力段 → 利得段 → 出力段。ほぼすべてのオペアンプが同じ |
| オフセット電圧 | 入力対の不整合。ゼロドリフト品は µV オーダー（チョッピング） |
| 入力バイアス電流 | バイポーラは nA、CMOS/JFET は pA。高インピーダンス源では致命的 |
| \(I_B\) 対策 | 両入力のソースインピーダンスを揃えるか、FET 入力を選ぶ |
| ノイズ | ソースインピーダンスで最適な入力段が決まる。低 Rs はバイポーラ |
| レールツーレール入力 | 切り替わり点でオフセットが飛ぶことがある |
| 開ループ利得 | 100〜140 dB。負帰還のために必要（08 章） |
| GBW | \(A_v \times f_{-3dB} = \) 一定。利得を上げると帯域が狭くなる |
| 位相補償 | 意図的に −20 dB/dec を保って安定性を買っている |
| ミラー補償 | 10 pF を 1000 倍に見せる。IC 化の鍵 |
| レールツーレール出力 | ソース接地。出力インピーダンスが高く、容量性負荷に弱い |
| PSRR | 高周波で急激に劣化する。デカップリングは必須 |
| 選定 | 万能な品種はない。用途を決めてから重視する仕様を選ぶ |
次章では、このオペアンプを実際にどう使うか—— 負帰還と、それが破れるところを扱う。