Chapter 14
電源分配とデカップリング — コンデンサは「置く場所」が性能である
この章のゴール.
「デカップリングコンデンサを IC の近くに置く」という定番の指示を、 何 nH のために、何 mm 以内なのかという数字に落とせるようになること。 そして、容量値より接続経路のインダクタンスが支配的であることを理解すること。
この章で使う既出の用語（定義は各リンク先）. GND（05 章 3 節）、要求（05 章 5 節）、電源（05 章 3 節）、インダクタンス（08 章 2 節）、コンデンサ（12 章 3 節）、ビアインパッド（12 章 3 節）、既定（13 章 3 節）
1. 何のためのコンデンサか
デジタル IC は、クロックの立ち上がりのたびに瞬間的に大きな電流を要求する。 その電流を電源レギュレータから引こうとしても、間に合わない。 レギュレータは遠く（数十 mm）にあり、経路にインダクタンスがあるからである。
そこで、IC のすぐそばに電荷のタンクを置いておく。これがデカップリングコンデンサである。
必要な電流変化の大きさを見ておく。
| 状況 | 値 |
|---|---|
| IC の瞬時電流変化 | 0.5〜2 A/ns（\(di/dt\) = \(5\times10^8\)〜\(2\times10^9\) A/s） |
| 経路のインダクタンス | 1〜5 nH |
| 発生する電圧の落ち込み | 0.5〜10 V |
1.0 V 電源で 1 V 落ちたら、IC は止まる。 だから経路のインダクタンスを、1 nH のオーダーまで下げる必要がある。
2. コンデンサは高い周波数ではコンデンサではない
理想のコンデンサのインピーダンスは \(1/(2\pi f C)\) で、周波数が上がるほど下がる。 しかし実物には等価直列インダクタンス（ESL）と等価直列抵抗（ESR）がある。
容量性の項とインダクタンス性の項が打ち消し合う周波数が 自己共振周波数（SRF: Self-Resonant Frequency）である。
SRF より上では、コンデンサはインダクタとして振る舞う。
| 部品 | 容量 | ESL の目安 | SRF |
|---|---|---|---|
| 1005（0402）MLCC（積層セラミックコンデンサ） | 100 nF | 0.5 nH | 22 MHz |
| 1005 MLCC | 10 nF | 0.5 nH | 71 MHz |
| 1005 MLCC | 1 nF | 0.5 nH | 224 MHz |
| 1608（0603）MLCC | 100 nF | 0.9 nH | 17 MHz |
ここが最も誤解されている点である.
表の ESL は部品単体の値である。 ところが実際の回路では、基板側のインダクタンスが加わる。
要素 インダクタンス コンデンサ本体（1005） 0.5 nH パッドから配線 3 mm 約 2〜3 nH ビア 2 本（1 個 1 nH） 約 2 nH 合計 約 5 nH 部品の ESL が 0.5 nH でも、配線とビアで 10 倍になる。 SRF は \(\sqrt{L}\) に反比例するので、共振周波数は 1/3 に落ちる。
つまり——コンデンサの型番を選ぶ努力より、 配線を 1 mm 短くする努力のほうが効く。これがこの章の核心である。
3. だから「どこに置くか」がすべて
ループを最小にする
デカップリングで最小化すべきループは、
IC の電源ピン → 電源面 → コンデンサ → GND 面 → IC の GND ピン
の環である。
| 配置 | ループインダクタンスの目安 | 評価 |
|---|---|---|
| IC 直下（裏面）、ビア 2 本が至近 | 0.5〜1 nH | 最良 |
| IC と同じ面、電源ピンの隣 2 mm | 1〜2 nH | 良 |
| 同じ面、5 mm 離れて配線 | 3〜5 nH | 可 |
| 10 mm 以上、細い配線 | 8 nH 以上 | 無意味 |
実践の指針:
- コンデンサのパッドから、ビアまでの配線を最短にする。 理想はパッドに直接ビア（ビアインパッド、12 章）
- 電源ビアと GND ビアを近づける。 2 本のビアが作るループが、そのままインダクタンスになる
- IC の電源ピンとコンデンサの間に、他のビアや配線を挟まない
- 裏面に置くのは強力。IC の真下なら経路が板厚ぶんだけで済む
配線パターンの良し悪しは、目で見て分かる.
悪い例: コンデンサのパッド → 細い配線 3 mm → ビア → 電源面 良い例: コンデンサのパッド → 幅広の短い接続 → 隣接ビア
「コンデンサの両端から、それぞれ最短でビアに落ちているか」—— レビューではこれだけを見ればよい。
ビアを増やす
インダクタンスは並列で減る。ビアを 2 本ずつにすると、その部分の L は半分になる。 1 個のビアで 1 nH なら、2 本並列で 0.5 nH。 コストはほぼゼロなので、スペースがあるなら常に 2 本にする。
ただし、近すぎるビアは相互インダクタンスで期待ほど減らない。 電源ビアと GND ビアを近づけ、同じ極どうしは少し離すのが理屈上は最適である。
4. 容量値の選び方 — 「複数の値を混ぜる」は正しいか
古典的な作法として「100 nF と 10 nF と 1 nF を並べる」というものがある。 SRF が違うコンデンサを並べれば、広い帯域をカバーできる、という発想である。
この作法は、現代では部分的にしか正しくない。
反共振という問題
異なる SRF を持つ 2 つのコンデンサを並列にすると、 片方が誘導性、もう片方が容量性になる周波数が存在する。 そこで LC の並列共振が起き、インピーダンスが跳ね上がる。これが反共振である。
この山が、ちょうど IC のノイズが多い周波数に当たると、逆効果になる。
現代の考え方
| 昔の作法 | 現代の作法 |
|---|---|
| 値の違うコンデンサを混ぜる | 同じ値を複数個並べる |
| 100n + 10n + 1n を 1 個ずつ | 100n を 3 個（または 4 個） |
同じ値を並べると、
- 容量は \(n\) 倍、ESL は \(1/n\) 倍 → SRF は変わらず、谷が深く広くなる
- 反共振が起きない
なぜ考え方が変わったのか.
昔の部品は ESL が大きく（リード部品、大きなチップ）、SRF が低かったので、 小容量品で高域を補う必要が本当にあった。
現代の小型 MLCC は ESL が小さく、 配線のインダクタンスのほうが支配的になっている。 配線の L が同じなら、SRF も似た値になり、値を変える意味が薄れた。
判断基準はこうである。
- 配線のインダクタンスが 2 nH を超えている → 値を変えても無駄。まず配置を直す
- 配置が十分良い（1 nH 以下） → 値の使い分けに意味が出てくる
実務的な選び方
| 場所 | 容量 | 個数の目安 |
|---|---|---|
| 各電源ピンの直近 | 100 nF（または 22〜100 nF） | 電源ピン 1 本につき 1 個 |
| IC の近傍（バルク） | 1〜10 µF | IC あたり 1〜2 個 |
| 電源入口・レギュレータ出力 | 10〜100 µF | 系統ごと |
IC のデータシートに推奨があれば、それに従う。 IC メーカは実測して決めている。
5. PDN インピーダンス — 目標を数字にする
PDN（Power Distribution Network、電源分配網）の性能は、 「IC から見た電源のインピーダンス \(Z(f)\)」で測る。
目標値は、許容できる電圧のリップル \(\Delta V\) と、電流の変動幅 \(\Delta I\) から
例: 1.0 V 電源、許容リップル 5 %（50 mV）、電流変動 2 A
25 mΩ を、DC から数百 MHz まで維持する——これが要求である。 25 mΩ を 1 nH のインダクタンスで満たせる上限周波数は
1 nH では 4 MHz までしか持たない。 だから複数のコンデンサを並列にして実効 L を下げ、さらに高域は 電源面とGND 面の間の容量（面間容量）とオンチップ容量に任せる、という多段構成になる。
| 帯域 | 誰が担当するか |
|---|---|
| DC 〜 数 kHz | レギュレータの帰還制御 |
| 数 kHz 〜 数 MHz | バルクコンデンサ（10〜100 µF） |
| 数 MHz 〜 数百 MHz | セラミックコンデンサ（100 nF）＋その配線 |
| 数百 MHz 〜 | 電源面とGND 面の面間容量、パッケージ内、オンチップ（IC のシリコン上）の容量 |
面間容量
隣接する電源面と GND 面は平行平板コンデンサになる。
面積 50 mm × 50 mm、間隔 0.1 mm、\(\varepsilon_r\)=4.3 なら
約 1 nF——大きくはないが、ESL がほぼゼロなので高い周波数で効く。 これが「電源面と GND 面を隣接させ、薄くする」ことの利点である（05 章）。
6. 電源面の共振
2 枚の面は平行平板の共振器でもある（13 章）。 辺の長さ \(\ell\) に対して
100 mm × 80 mm の面なら、最低次の共振は約 720 MHz。 そこで PDN インピーダンスが跳ね上がり、面全体が放射する。
対策は 13 章のスティッチングと、面の周囲・内部にコンデンサを分散配置すること。
デカップリングを置いてみる
コンデンサの位置・個数・ビア数を変えると、 ループインダクタンスと PDN インピーダンス曲線が連動して変わる。 「値を変える」より「1 mm 近づける」ほうが効くことを確かめてほしい。
7. この章のまとめ
| ポイント | 内容 |
|---|---|
| 目的 | IC の瞬時電流を供給する。\(V = L\,di/dt\) で 1 nH が 1 V になる世界 |
| SRF | \(1/(2\pi\sqrt{LC})\)。上ではインダクタになる |
| 支配的なのは配線 | 部品 ESL 0.5 nH に対し、配線＋ビアで 5 nH。型番より配置 |
| 置き方 | パッドから最短でビア、電源とGND のビアを近づける、裏面直下が最良 |
| ビア | 2 本にすると L は半分。コストゼロなので常に 2 本 |
| 容量値 | 同じ値を複数個が現代の既定。値を混ぜると反共振の山が出る |
| PDN 目標 | \(Z_{\text{target}} = \Delta V/\Delta I\)。帯域ごとに担当が違う多段構成 |