Chapter 21
Nordic・Silicon Labs・TI・Microchip・Renesas・Infineon
この章の位置づけ.
17 章〜20 章で、Arm の枠組みと 3 社の実装を見た。 ここでは残りの主要ベンダを、「何が特徴的か」という観点でまとめる。
各社とも 04 章〜08 章の基本要素（RoT・セキュアブート・鍵保管・分離・暗号）は 押さえている。違いが出るのは、その先の設計思想である。
注意: 以下は執筆時点の公開情報に基づく概観である。 必ず対象品種のデータシートと、各社のセキュリティドキュメントで確認すること。
各社の特徴を比較する
ベンダと機能軸を選ぶと、対応状況と特徴が表示される。
この章で使う既出の用語（定義は各リンク先）. セキュアブート（02 章 3 節）、物理攻撃（04 章 6 節）、不可（06 章 1 節）、鍵ラッピング（06 章 4 節）、GTZC（07 章 3 節）、Secure（07 章 3 節）、サイドチャネル（07 章 8 節）、AES（08 章 8 節）、CryptoCell（08 章 5 節）、RSIP（08 章 5 節）、SCE（08 章 5 節）、TRNG（08 章 8 節）、消費電力（09 章 1 節）、電圧グリッチ（10 章 1 節）、TrustRAM（11 章 7 節）、NXP（12 章 3 節）、PKI（12 章 4 節）、最も危険（13 章 6 節）、CRA（14 章 6 節）、市場（14 章 5 節）、認証付きデバッグ（14 章 3 節）、量産（14 章 5 節）、開発（14 章 5 節）、運用（15 章 8 節）、フラッシュ（16 章 3 節）、ポート（16 章 6 節）、Cortex-M23（17 章 2 節）、Cortex-M33（17 章 2 節）、Cortex-M55（17 章 2 節）、PSA（17 章 1 節）、SPM（17 章 6 節）、アーキテクチャ（17 章 1 節）、仕様（17 章 1 節）、Development（19 章 7 節）、ELE（19 章 5 節）、EdgeLock（19 章）、TEE（19 章 8 節）、外付けセキュアエレメント（19 章 8 節）、RISC-V（20 章 1 節）
1. Nordic Semiconductor
低消費電力無線（BLE / Thread / LTE-M/NB-IoT）に特化したベンダである。
| 品種 | コア | セキュリティ機能 |
|---|---|---|
| nRF52 シリーズ | Cortex-M4(F) | CryptoCell-310（一部品種）、APPROTECT。TrustZone なし |
| nRF5340 | Cortex-M33 ×2（アプリ + ネットワーク） | TrustZone、SPU、CryptoCell-312、KMU |
| nRF9160 / nRF91x | Cortex-M33 | TrustZone、SPU、CryptoCell-310、KMU。セルラー |
| nRF54L / nRF54H | Cortex-M33 など | TrustZone、CRACEN、KMU、PSA 準拠の設計 |
特徴的な要素
| 要素 | 内容 |
|---|---|
| SPU（System Protection Unit） | 07 章の「周辺・DMA の分離」を担う。ST の GTZC、NXP の AHB Secure Controller に相当 |
| KMU（Key Management Unit） | 鍵を CPU に見せずに暗号エンジンへ供給する（06 章の「鍵の不可視化」） |
| CryptoCell / CRACEN | 暗号サブシステム。CryptoCell は Arm の IP、CRACEN は新世代 |
| 2 コア構成（nRF5340） | 無線プロトコルスタックを別コアに隔離できる（07 章のレベル 3 に近い） |
nRF5340 の 2 コア構成が、セキュリティ的に優れている.
15 章で「最も危険なのは、認証前に処理されるコード」と述べた。 BLE スタックはまさにそれである。
nRF5340 では、BLE スタックをネットワークコアに置き、 アプリケーションコアから物理的に分離できる。 ネットワークコアが侵害されても、アプリケーションコアの鍵には触れない。
これは「プロトコルスタックをどこで動かすか」という アーキテクチャ上の重要な選択肢である。
APPROTECT の教訓
nRF52 の APPROTECT（アクセスポート保護）は、 2020 年に電圧グリッチによるバイパスが公開実証された（10 章）。
Nordic はその後、ハードウェアで保護を強制する仕組みを 新しいリビジョンや後継品種で導入している。
教訓:
- 保護機能は「ある」だけでなく 「フォールト耐性があるか」 を確認する
- シリコンリビジョンによって耐性が違う
- ベンダのセキュリティアドバイザリを購読する（15 章）
なお、ベンダが問題を公表し、対策版を出したこと自体は評価すべきである。 選定時に見るべきは「事例があるか」ではなく 「対応したか」 である。
ソフトウェア
| 要素 | 内容 |
|---|---|
| nRF Connect SDK | Zephyr ベース。TF-M が統合されている（17 章） |
| nrf_security | PSA Crypto API のドライバ層。CryptoCell / CRACEN を透過的に使う |
| MCUboot | 標準のブートローダとして統合済み（13 章） |
2. Silicon Labs
「Secure Vault」という明確な段階分けを持つのが特徴である。
Secure Vault の 3 段階
| 段階 | 主な内容 |
|---|---|
| Secure Vault Base | セキュアブート（RTSL: Root of Trust and Secure Loader）、セキュアデバッグアンロック、暗号アクセラレータ |
| Secure Vault Mid | 上記 + セキュアな鍵管理（専用のセキュリティコア）、TRNG、DPA 対策 |
| Secure Vault High | 上記 + PUF ベースの鍵ラッピング、アンチタンパ、セキュアアテステーション、PSA Certified Level 3 |
この段階分けが実務的に非常に分かりやすい.
02 章の攻撃者クラスに対応づけると——
想定する攻撃者 選ぶべき段階 クラス 1〜2 Secure Vault Base クラス 3 Secure Vault Mid クラス 4 Secure Vault High 「どこまで守るか」を製品ラインで選べるというのは、 設計者にとって扱いやすい構造である。
特徴的な要素
| 要素 | 内容 |
|---|---|
| Secure Element サブシステム | 独立したコアがセキュリティ機能を担う（HSE: High Secure Element / VSE: Virtual SE） |
| PUF ベースの鍵ラッピング | 06 章の「鍵ラッピング」を PUF で実現。平文の鍵が存在しない |
| アンチタンパ | 複数のタンパ検出源（電圧、温度、グリッチ、デバッグ）と、設定可能な応答（リセット、鍵消去） |
| セキュアデバッグアンロック | 認証付きデバッグ（11 章・14 章） |
| CPMS（Custom Part Manufacturing Service） | Silicon Labs の工場でカスタム設定・鍵注入（12 章の方式 C） |
HSE（独立したセキュリティコア）の意味.
NXP の ELE と同じく、07 章のレベル 3（物理的な分離）である。 メインコアのファームウェアが完全に侵害されても、 HSE 内部の鍵には触れられない。
TrustZone より強い分離であり、高セキュリティ品種の共通の方向性である。
3. Texas Instruments
製品ラインが広く、セキュリティのアプローチも分野で異なる。
| 分野 | 品種 | セキュリティ |
|---|---|---|
| 無線 MCU | CC13xx / CC26xx | AES、SHA、PKA、TRNG。CC13x4/CC26x4 は Cortex-M33 + TrustZone |
| 汎用 MCU | MSPM0、MSP430 | 品種により異なる |
| プロセッサ | AM6x / AM2x Sitara | HSM コア、セキュアブート、デバイスタイプによる段階 |
| 自動車 | TDA / AM 系 | 機能安全 + セキュリティ |
デバイスタイプという考え方
Sitara プロセッサでは、シリコンの「タイプ」でセキュリティが決まる。
| タイプ | 内容 |
|---|---|
| GP（General Purpose） | セキュアブートなし。開発・評価向け |
| HS-FS（High Security - Field Securable） | 後から鍵を焼いてセキュアにできる。出荷時は開いている |
| HS-SE（High Security - Security Enforced） | 工場出荷時からセキュアブートが強制される |
HS-FS という中間状態が実用的である.
- 開発中は GP のように扱える
- 量産時に鍵を焼いて HS-SE 相当にする
- 在庫を分けなくてよい
ただし——焼き忘れると開いたまま出荷される（14 章の最頻出事故）。 出荷検査でデバイスタイプを確認すること。
TI は keywriter というツールで、OTP への鍵注入を支援している。
4. Microchip
「セキュアエレメントで補完する」戦略が特徴的である。
| 製品 | 内容 |
|---|---|
| ATECC608A/B | CryptoAuthentication セキュアエレメント。ECC P-256、AES、16 の鍵スロット |
| TA100 / TA101 | 自動車向けのセキュア IC |
| SAM L11 | Cortex-M23 + TrustZone。TrustRAM、データフラッシュ |
| PIC32CM / SAM E5x | 汎用。品種により暗号エンジン |
| PolarFire SoC | RISC-V + FPGA。PUF、DPA 対策 |
ATECC608 と 3 つのプロビジョニングモデル
12 章の「事前プロビジョニング済みチップ」の代表例である。
| モデル | 内容 | 最小ロット |
|---|---|---|
| Trust&GO | 設定済み・鍵注入済み。証明書も入っている | 少量から |
| TrustFLEX | 一部カスタマイズ可能（自社 CA の証明書を入れられる） | 中程度 |
| TrustCUSTOM | 完全カスタム | 大ロット |
Trust&GO が、小規模メーカーにとって非常に価値がある.
- 自社で CA を運用しなくてよい
- 工場に鍵を渡さなくてよい（12 章の最大の問題が消える）
- 少量から使える
- AWS IoT / Azure IoT / Google Cloud との接続手順が整備されている
数百円の追加コストで、 12 章で述べたプロビジョニングの困難がほぼ解消される。
「MCU に良い鍵保管機能がない」場合の、最も現実的な解の 1 つである。
TrustRAM（SAM L11）
| 機能 | 内容 |
|---|---|
| アドレス／データのスクランブル | メモリ内容を直接読んでも意味を成さない |
| サイレントアクセス | 読み書き時の消費電力パターンを均一化（09 章のサイドチャネル対策） |
| タンパ検出時の即時消去 | 物理攻撃を検出したら消す |
小規模 MCU としては珍しく、物理攻撃を意識した設計である。
5. Renesas
「Device Lifecycle Management」と「鍵ラッピング」の設計が丁寧である。
| ファミリ | コア | セキュリティ |
|---|---|---|
| RA（RA2/4/6/8） | Cortex-M23/M33/M4/M85 | TrustZone（M23/M33/M85）、SCE / RSIP、DLM |
| RX | RXv2/v3 | TSIP（Trusted Secure IP） |
| RZ（RZ/A、RZ/G、RZ/N など） | Cortex-A | TrustZone-A、OP-TEE |
| RL78 | 独自 | 小規模。品種により暗号 |
DLM — Device Lifecycle Management
14 章で紹介した、状態設計が丁寧な実装である。
| 状態 | 内容 |
|---|---|
| CM (Chip Manufacturing) | ルネサス出荷時 |
| SSD (Secure Software Development) | セキュア側を開発中。全デバッグ可 |
| NSECSD (Non-SECure Software Development) | 非セキュア側だけデバッグ可 |
| DPL (DePLoyed) | 市場投入 |
| LCK_DBG | デバッグを恒久ロック |
| LCK_BOOT | ブートインタフェースも恒久ロック |
| RMA_REQ / RMA_ACK | 返品分析用。鍵を消してから開く |
NSECSD と RMA の 2 つが、実務の悩みへの直接的な回答である（14 章）。
- NSECSD: セキュリティ開発が終わった後も、アプリ開発を続けられる
- RMA: 機密を消してから故障解析できる
状態遷移には認証（DLM キーによる署名）が必要なので、 攻撃者が勝手に遷移させることはできない。
SCE / RSIP / TSIP — 鍵ラッピング
06 章の鍵ラッピングを、一貫した設計で実装している。
| 世代 | 名称 |
|---|---|
| RA の初期〜中期 | SCE5 / SCE7 / SCE9（Secure Crypto Engine） |
| RA8 など新世代 | RSIP-E51A など（Renesas Secure IP） |
| RX | TSIP（Trusted Secure IP） |
鍵を平文で扱う API が存在しない、という設計が徹底されている.
これは 17 章で見た PSA Crypto API の思想と同じである。 「危険な使い方ができない API」が最良の防御である。
ただし——鍵のインストール工程が独特なので、 量産手順の設計に時間を見ておくこと。 Renesas は Security Key Management Tool を提供している。
6. Infineon
セキュアエレメント（OPTIGA）と自動車 HSM の技術が、MCU に降りてきている。
| 製品 | 内容 |
|---|---|
| PSoC 64 | Secure MCU。プリプロビジョニング済み。PSA Certified |
| PSoC Edge (E84) | Cortex-M55 + Ethos-U55 + M33。エッジ AI 向け |
| TRAVEO T2G | 自動車向け。HSM 搭載 |
| AURIX TC3xx / TC4x | 自動車。EVITA Full 相当の HSM |
| OPTIGA Trust M / Trust E / Trust Charge | セキュアエレメント（22 章） |
| OPTIGA TPM | TPM 2.0（22 章） |
| XMC / PSoC 6 | 汎用。品種により暗号エンジン |
PSoC 64 の「プリプロビジョニング済み」
Infineon の工場で、鍵と証明書が注入済みの状態で出荷される.
- デバイス固有鍵
- Infineon の CA が署名した証明書
- セキュアブートのポリシー
12 章の方式 C（事前プロビジョニング済みチップ）の MCU 版である。
「MCU なのにセキュアエレメント並みのプロビジョニングが済んでいる」 という点が特徴的で、PKI 運用の負担が大きく減る。
自動車 HSM の考え方
AURIX の HSM は、独立した Cortex-M コアである。
| 特徴 | 内容 |
|---|---|
| 専用コア + 専用メモリ | メインコアから完全に分離 |
| EVITA プロファイル | Light / Medium / Full の 3 段階（EU の研究プロジェクト由来） |
| セキュアブート、鍵管理、暗号 | すべて HSM が担当 |
| SHE（Secure Hardware Extension） | AUTOSAR の標準的な鍵管理仕様 |
自動車の HSM は、07 章のレベル 3（物理的な分離）の完成形に近い.
- 独立したコア
- 独立したメモリ
- メインコアからはメールボックス経由でのみ通信
IoT でも、NXP の ELE、Silicon Labs の HSE が同じ方向に進んでいる。 「セキュリティは専用のコアがやる」が、高セキュリティ設計の共通解になりつつある。
7. 横断的な比較
| 観点 | 特徴的なベンダ | 内容 |
|---|---|---|
| PUF | NXP、Silicon Labs、Microchip (PolarFire) | 鍵が保存されない（06 章） |
| 独立セキュリティコア | NXP (ELE)、Silicon Labs (HSE)、Infineon (HSM)、TI (HSM) | 最強の分離（07 章） |
| 鍵ラッピングの徹底 | Renesas (SCE/RSIP/TSIP)、NXP (Black Key/Blob) | 平文の鍵が CPU に出ない |
| 段階的な製品ライン | Silicon Labs (Secure Vault Base/Mid/High) | 攻撃者クラスに応じて選べる |
| プリプロビジョニング | Microchip (Trust&GO)、Infineon (PSoC 64)、NXP (EdgeLock 2GO) | PKI 運用の負担が消える |
| ライフサイクル設計 | Renesas (DLM)、ST（製品状態）、TI（デバイスタイプ） | RMA 対応が現実的 |
| 無線スタックの物理分離 | Nordic (nRF5340 の 2 コア) | 最も危険なコードを隔離 |
| DPA 対策の明示 | Silicon Labs (Vault Mid 以上)、ST (SAES) | 09 章の対策 |
「どのベンダが一番安全か」という問いは意味がない.
重要なのは——
- 自社の脅威モデル（02 章）に必要な機能を持っているか
- その機能が第三者評価を受けているか（03 章の PSA / SESIP / CC）
- 公知の攻撃事例に対応しているか（10 章）
- ドキュメントとツールが揃っているか（実装できなければ意味がない）
- 脆弱性開示ポリシーと更新提供の姿勢（15 章）
4 番目と 5 番目が、実は最も差が出る。 「機能はあるが、使い方が分からない」は、機能がないのと同じである。
8. この章のまとめ
| ベンダ | 最も特徴的な点 |
|---|---|
| Nordic | nRF5340 の 2 コア構成で無線スタックを物理分離できる。KMU による鍵の不可視化 |
| Silicon Labs | Secure Vault の 3 段階が攻撃者クラスに素直に対応する。PUF ベースの鍵ラッピング |
| TI | デバイスタイプ（GP / HS-FS / HS-SE）。HS-FS の中間状態が実用的 |
| Microchip | ATECC608 の Trust&GO。少量から使えるプリプロビジョニング |
| Renesas | DLM の状態設計（NSECSD と RMA）と、鍵ラッピングの徹底 |
| Infineon | PSoC 64 のプリプロビジョニングと、自動車 HSM の技術 |
| 共通の方向性 | 独立したセキュリティコアへの収束、プリプロビジョニングの普及 |
| 選定の観点 | 機能・第三者評価・攻撃事例への対応・ドキュメントとツール・更新提供の姿勢 |
次章では、これらの MCU を補完する——外付けセキュアエレメントと TPM を扱う。